

MAX20070/MAX20070B

高集積TFT電源およびLEDバックライトドライバ

概要

MAX20070/MAX20070Bは、車載TFT LCDアプリケーション用の高集積電源およびLEDバックライトドライバです。このデバイスは、1つのバックブーストコンバータ、1つのブーストコンバータ、2つのゲートドライバ電源、およびディスプレイバックライトの1直から2直までのLEDストリングに給電可能なブースト/SEPICコンバータを内蔵しています。

ソースドライバ電源は、最大+15Vおよび-15Vの電圧を生成可能なブーストコンバータと反転バックブーストコンバータで構成されます。いずれのソースドライバ電源も、最大100mAを供給可能です。正のソースドライバ電源安定化電圧(V_{POS})は、FBPに外付けの抵抗分圧器を接続することによって設定します。FBP端子をグランドに接続すると、安定化電圧(V_{POS})は+6.5Vに設定されます。負のソースドライバ電源電圧(V_{NEG})は、常に $-V_{POS}$ の $\pm 50\text{mV}$ 以内に厳密に安定化されます。ソースドライバ電源は2.7V~5.5Vの入力電圧を使用して出力電圧を生成します。

ゲートドライバ電源は、最大+22Vおよび-22Vを生成する安定化チャージポンプで構成され、それぞれ最大3mAを供給可能です。正のチャージポンプの安定化電圧(V_{GVDD})は、FBPGの抵抗分圧器によって設定されます。負のチャージポンプの安定化電圧(V_{GVEE})は、FBNGの抵抗分圧器によって設定されます。

このICは、デュアルストリングLEDドライバを備えています。このドライバは個別の入力電圧(V_{BATT})で動作し、最大2つのLEDストリングに対してストリング当たり160mA (max)の電流を給電することができます。

全パワードメインの起動およびシャットダウンシーケンスは、SEQの抵抗を介して選択可能な7つのプリセットモードの1つを使用して制御されます。

MAX20070/MAX20070Bはエクスポーズパッドを備えた32ピンTQFNパッケージ(5mm x 5mm)で提供され、 $-40^{\circ}\text{C} \sim +105^{\circ}\text{C}$ の周囲温度範囲で動作します。

アプリケーション


- 車載ダッシュボード
- 車載セントラルインフォメーションディスプレイ
- 車載ヘッドアップディスプレイ
- 車載ナビゲーションシステム

利点と特長

- TFT用電源とLEDバックライトドライバの両方を1つのICに内蔵し、部品数を削減
- ソースドライバ電源とLEDドライバの両方でスペクトラム拡散によってEMIを軽減
- 調光比：10000:1 (調光周波数200Hz時)
- 放熱用のエクスポーズパッドを備えた32ピンTQFNパッケージ(5mm x 5mm)で提供され、 $-40^{\circ}\text{C} \sim +105^{\circ}\text{C}$ の周囲温度範囲で動作

型番はデータシートの最後に記載されています。

簡略動作回路



Absolute Maximum Ratings

BATT to GND-0.3V to +52V
 OUT₋, DRAIN, OVP to GND-0.3V to +52V
 IN, INN, V_{CC}, FLT, DIM, CS, EN to GND-0.3V to +6V
 COMP, ISET to GND -0.3V to (V_{CC} + 0.3V)
 DRAIN and CS Continuous Current..... 2.4A
 FBPG, FBNG, REF, FBP, SEQ to GND-0.3V to (V_{IN} + 0.3V)
 LXP, HVINP to GND-0.3V to +22V
 PGVDD, POS to GND -0.3V to V_{HVINP} + 0.3V
 NEG to GND.....-24V to +0.3V
 LXN to INN-24V to +0.3V
 DP, DN to PGND -0.3V to (V_{HVINP} + 0.3V)
 DGVDD to GND-0.3V to +24V

DGVEE to GND.....-24V to +0.3V
 GND to PGND-0.3V to +0.3V
 GND to LGND-0.3V to +0.3V
 Continuous Power Dissipation (T_A = +70°C)
 TQFN (derate 34.5mW/°C above +70°C),
 Multilayer Board.....2759mW
 Operating Temperature Range -40°C to +105°C
 Junction Temperature..... +150°C
 Storage Temperature Range -65°C to +150°C
 Lead Temperature (soldering, 10s) +300°C
 Soldering Temperature (reflow) 260°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Package Thermal Characteristics (Note 1)

TQFN

Junction-to-Ambient Thermal Resistance (θ_{JA})29°C/W
 Junction-to-Case Thermal Resistance (θ_{JC})..... 1.7°C/W

Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to www.maximintegrated.com/jp/thermal-tutorial.

Electrical Characteristics

(V_{IN} = 3.6V, V_{BATT} = 12V, Typical operating circuit as Figure 5, = -40°C to +105°C, unless otherwise noted. Typical values are at T_A = +25°C.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
INPUT SUPPLY						
IN Voltage Range			2.7		5.5	V
IN UVLO Threshold		Rising	2.45	2.55	2.65	V
IN UVLO Hysteresis				100		mV
IN Quiescent Current		V _{EN} = V _{GND} , V _{IN} = 3.6V		4	10	µA
IN Quiescent Current		V _{EN} = V _{IN} = 3.6V, no switching		2.2		mA
REFERENCE						
Reference Output Voltage		No load	1.234	1.25	1.266	V
Reference UVLO Threshold		REF rising		1	1.2	V
Reference UVLO Hysteresis				100		mV
Reference Load Regulation		0 < I _{REF} < 100µA		10	20	mV
Reference Line Regulation		2.7V < V _{IN} < 5.5V		2	5	mV
BOOST REGULATOR						
Output Voltage Range	V _{HVINP}		V _{IN}		15	V
	V _{POS}		5		15	
POS Output Regulation		V _{FBP} = V _{GND} , V _{IN} = 2.7V to 5.5V, 1mA < I _{POS} < 100mA	6.37	6.5	6.63	V
Operating Frequency		Dither disabled	850	1000	1150	kHz
Frequency Dither				+0/-12		%

Electrical Characteristics (continued)

($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Oscillator Maximum Duty Cycle			90	94	98	%
FBP Regulation Voltage			1.236	1.25	1.264	V
FBP Load Regulation		$1mA < I_{POS} < 100mA$		-1		%
FBP Line Regulation		$V_{IN} = 2.7V$ to $5.5V$	-0.4	0	+0.4	%
Maximum Load Current		$V_{IN} = 2.7V$, $V_{POS} = 15V$		50		mA
		$V_{IN} = 3V$, $V_{POS} = 15V$		70		
FBP Input Bias Current		$V_{FBP} = 1.25V$, $T_A = +25^{\circ}C$	50	120	200	nA
FBP Internal-Divider Enable Threshold		FBP rising, hysteresis = 10mV		35	100	mV
LXP On-Resistance		$I_{LXP} = 0.1A$		0.5	1.0	Ω
LXP Leakage Current		$EN = GND$, $V_{LXP} = 15V$			20	μA
LXP Current Limit		Duty cycle = 80%	1.0	1.2	1.4	A
Soft-Start Period		I_{LIM} ramp		5		ms
INVERTING REGULATOR						
INN Voltage Range			2.7		5.5	V
INN Quiescent Current		$EN = GND$, $V_{INN} = 3.6V$			1	μA
INN Quiescent Current		$V_{EN} = V_{INN} = 3.6V$		1		mA
Operating Frequency		Dither disabled (test mode only)	850	1000	1150	kHz
Frequency Dither				+0/-12		%
Oscillator Maximum Duty Cycle			90	94	98	%
$V_{POS} + V_{NEG}$ Regulation Voltage		$V_{INN} = 2.7V$ to $5.5V$, $V_{POS} = 6.5V$, $1mA < I_{NEG} < 100mA$, $I_{POS} = \text{no load}$, $T_A = 0^{\circ}C$ to $+105^{\circ}C$	-50		+50	mV
		$V_{INN} = 2.7V$ to $5.5V$, $V_{POS} = 6.5V$, $1mA < I_{NEG} < 100mA$, $I_{POS} = \text{no load}$, $T_A = -40^{\circ}C$ to $+105^{\circ}C$	-60		+60	
		$V_{INN} = 2.7V$ to $5.5V$, $V_{POS} > 6.5V$, $1mA < I_{NEG} < 100mA$, $I_{POS} = \text{no load}$, $T_A = 0^{\circ}C$ to $+105^{\circ}C$	-80		+80	
		$V_{INN} = 2.7V$ to $5.5V$, $V_{POS} > 6.5V$, $1mA < I_{NEG} < 100mA$, $I_{POS} = \text{no load}$, $T_A = -40^{\circ}C$ to $+105^{\circ}C$	-100		+100	
Maximum Load Current		$V_{IN} = 2.7V$, $V_{NEG} = -15V$		50		mA
		$V_{IN} = 3V$, $V_{NEG} = -15V$		70		
LXN On-Resistance		INN to LXN, $V_{LXN} = 0.1A$		0.6	1.2	Ω

Electrical Characteristics (continued)

($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
LXN Leakage Current		$V_{IN} = 3.6V$, $V_{LXN} = V_{NEG} = -15V$, $T_A = +25^{\circ}C$			20	μA
LXN Current Limit		Duty cycle = 80%	1.2	1.5	1.8	A
Soft-Start Period		I_{LIM} ramp		5		ms
POSITIVE CHARGE-PUMP REGULATOR						
PGVDD Operating Voltage Range	V_{PGVDD}		6		V_{HVINP}	V
HVINP-DP Current Limit			15			mA
Oscillator Frequency			300	400	500	kHz
FBPG Regulation Voltage			1.236	1.25	1.264	V
FBPG Line Regulation		$V_{HVINP} = 11$ to $15V$		0	0.2	%/V
FBPG Input Bias Current		$V_{FBPG} = 1.25V$, $T_A = +25^{\circ}C$	-100		+100	nA
DP On-Resistance High		$I_{DP} = 10mA$		30	60	Ω
DP On-Resistance Low		$I_{DP} = -10mA$		15	30	Ω
NEGATIVE CHARGE-PUMP REGULATOR						
HVINP-DN Current Limit			15			mA
Oscillator Frequency			300	400	500	kHz
FBNG Regulation Voltage			-12	0	+12	mV
FBNG Line Regulation		$V_{HVINP} = 11V$ to $15V$		0	0.2	%/V
FBNG Input Bias Current		$V_{FBNG} = 0V$, $T_A = +25^{\circ}C$	-100		+100	nA
DN On-Resistance High		$I_{DN} = 10mA$		30	60	Ω
DN On-Resistance Low		$I_{DN} = -10mA$		15	30	Ω
SEQUENCE SWITCHES						
POS Output Range	V_{POS}	Tracks HVINP	V_{IN}		15	V
POS On-Resistance		(HVINP-POS), $I_{POS} = 100mA$		0.8	1.5	Ω
		(HVINP-POS), $I_{POS} = 100mA$ (MAX20070GTJA/V+ and MAX200700BGTJA/V+ only)		1.6	2.8	Ω
POS Charge Current Limit		Expires after soft-start period	120			mA
		(MAX20070GTJA/V+ and MAX200700BGTJA/V+ only)	130		260	mA
POS Discharge Resistance			2	3.4	6	k Ω
POS Soft-Start Charge Time		Current mode (0A to full current limit)		5		ms
NEG Output Range	V_{NEG}		-15			V
NEG Discharge Resistance			2	3.4	6	k Ω

Electrical Characteristics (continued)

($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
PGVDD On-Resistance		(HVINP-PGVDD), $I_{PGVDD} = 3mA$		30	60	Ω
PGVDD Current Limit		Expires when PGVDD charging is completed	15	50		mA
DGVDD Input Voltage Range			6		22	V
DGVDD Discharge Resistance			7	12	17	k Ω
DGVDD Input Voltage Range			-22		-6	V
DGVDD Discharge Resistance			7	12	17	k Ω
SEQ Bias Current		$V_{SEQ} = 1V$	4.75	5	5.25	μA
TFT FAULT PROTECTION						
POS Undervoltage-Fault Threshold		FBP = GND, after POS soft-start, V_{POS} falling (MAX20070GTJA/V+ and MAX20070BGTJA/V+ only)	75	80	85	%
HVINP Undervoltage-Fault Threshold		Before end of POS soft- start, V_{HVINP} falling (MAX20070GTJA/V+ and MAX20070BGTJA/V+ only)	75	80	85	%
		V_{HVINP} falling	75	80	85	%
NEG Undervoltage-Fault Threshold		V_{NEG} rising (% of POS setting)	75	80	85	%
FBP Undervoltage-Fault Threshold		V_{FBP} falling	0.95	1.00	1.05	V
FBPG Undervoltage-Fault Threshold		V_{FBPG} falling	0.95	1.00	1.05	V
FBNG Undervoltage-Fault Threshold		V_{FBNG} rising	200	250	300	mV
Undervoltage-Fault Timer				50		ms
FBP Short-Circuit Fault Threshold		V_{FBP} falling	30	40	50	%
POS Short-Circuit Fault Threshold		POS falling (% of V_{HVINP}) (MAX20070GTJA/V+ and MAX20070BGTJA/V+ only)	70	73	76	%
NEG Short-Circuit Fault Threshold		V_{NEG} rising	30	40	50	%
Short-Circuit Fault Timer				10		μs

Electrical Characteristics (continued)

($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
BATT INPUT						
Input Voltage Range	V_{BATT}		4.75		40	V
Input Voltage Range	V_{BATT}	$V_{BATT} = V_{CC}$	4.5		5.5	V
Quiescent Supply Current	I_Q	$V_{DIM} = 5V$, $V_{OVP} = 1.3V$; OUT1, OUT2 open		2.6	5.2	mA
Standby Supply Current	I_{SH}	EN = GND		15	30	μA
Undervoltage Lockout	UVLO _{BATT}	V_{BATT} rising	4.0	4.2	4.4	V
Undervoltage-Lockout Hysteresis				170		mV
V_{CC} REGULATOR						
Output Voltage		$5.75V < V_{BATT} < 40V$; $I_{LOAD} = 0$ to 30mA; $C_{VCC} = 2.2\mu F$	4.75	5	5.25	V
Dropout Voltage		$V_{BATT} = 4.75V$, $I_{VCC} = 30mA$		0.25	0.5	V
V _{CC} Undervoltage Lockout	UVLO _{VCC}	V _{CC} rising	3.8	4	4.2	V
V _{CC} UVLO Hysteresis				150		mV
Short-Circuit Current Limit		V _{CC} shorted to GND		80		mA
BOOST/SEPIC CONTROLLER						
Switching Frequency (MAX20070)		Dither disabled	900	1000	1100	kHz
Maximum Duty Cycle (MAX20070)	D_{MAX}		88	92	96	%
Switching Frequency (MAX20070B)		Dither disabled	1800	2000	2200	kHz
Maximum Duty Cycle (MAX20070B)			90	94	98	%
Frequency Dither				+0/-12		%
SLOPE COMPENSATION						
Slope-Compensation Peak Voltage per Cycle		Voltage ramp added to CS		0.23		V
CS LIMIT COMPARATOR						
CS Threshold Voltage	V_{CS_MAX}		250	270	290	mV
CS Input Current		$0 < V_{CS} < 0.35$ (drain switch on)	-1.3		+0.5	μA
ERROR AMPLIFIER						
OUT ₋ Regulation Voltage		$V_{DIM} = 5V$		0.75		V
Transconductance	g_M		340	600	880	μS
COMP Sink Current		$V_{OUT_} = 2.25V$, $V_{COMP} = 2V$	160	400	900	μA
COMP Source Current		$V_{OUT_} = 0V$, $V_{COMP} = 1V$	160	400	900	μA

Electrical Characteristics (continued)

($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER MOSFET						
Power Switch On-Resistance				0.15	0.35	Ω
Switch Leakage Current		$V_{BATT} = V_{DRAIN} = 40V$, $V_{DIM} = 0V$			10	μA
LED CURRENT SINK						
ISET Resistance Range			9.37		75	k Ω
Full-Scale OUT_ Output Current		$R_{ISET} = 9.37k\Omega$	153	160	167	mA
		$R_{ISET} = 15k\Omega$	95	100	105	mA
		$R_{ISET} = 30k\Omega$	47.5	50	52.5	mA
		$R_{ISET} = 75k\Omega$		20		mA
ISET Output Voltage			1.225	1.25	1.275	V
Current Regulation Between Strings		$I_{OUT_} = 160mA$	-1.5		+1.5	%
		$I_{OUT_} = 100mA$	-2		+2	%
		$I_{OUT_} = 50mA$	-2.5		+2.5	%
OUT_ Leakage Current		$V_{BATT} = 12V$, $V_{OUT1} = V_{OUT2} = 40V$, $V_{DIM} = 0V$, $T_A = +25^{\circ}C$		2.5		μA
DIM to Led Turn-On Delay		DIM rising edge to 10% rise $I_{OUT_}$		150		ns
DIM to Led Turn-Off Delay		DIM falling edge to 10% fall $I_{OUT_}$		50		ns
$I_{OUT_}$ Rise Time		10% to 90% $I_{OUT_}$		200		ns
$I_{OUT_}$ Fall Time		90% to 10% $I_{OUT_}$		50		ns
LOGIC INPUTS AND OUTPUTS						
DIM Input High Level			2.1			V
DIM Input Low Level					0.8	V
DIM Hysteresis				350		mV
DIM On-Time to Enter LODIM Mode				25		μs
DIM Low Delay to Enter LODIM Mode		DIM = 0		40		ms
DIM Pullup Current				5		μA
EN Input Logic High			2.1			V
EN Input Logic Low					0.8	V
EN Hysteresis				125		mV
EN Input Current			-1		+1	μA
EN Blanking Time		$V_{IN} = 3.6V$		7		μs

Electrical Characteristics (continued)










($V_{IN} = 3.6V$, $V_{BATT} = 12V$, Typical operating circuit as [Figure 5](#), = $-40^{\circ}C$ to $+105^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
\overline{FLT} Output Low Voltage		$I_{SINK} = 5mA$			0.4	V
\overline{FLT} Output Leakage current		$V_{FLT} = 5.5V$	-1		+1	μA
\overline{FLT} Frequency for Fault Detection			0.88	1	1.12	kHz
\overline{FLT} Pin Duty Cycle on LED String Fault				25		%
\overline{FLT} Pin Duty Cycle on TFT Rail Fault		Fault on at least one of POS, NEG, V_{GVDD} , or V_{GVEE}		50		%
\overline{FLT} Pin Duty Cycle on LED String and TFT Rail Fault		Fault on at least one of POS, NEG, V_{GVDD} , or V_{GVEE} , and LED driver		75		%
\overline{FLT} Switching Frequency on Thermal-Shutdown Event		\overline{FLT} is forced low		0		Hz
OVERVOLTAGE PROTECTION (OVP)						
Overvoltage Trip Threshold		V_{OVP} rising	1.20	1.25	1.30	V
Overvoltage Hysteresis				70		mV
OVP Input Bias Current		$0 < V_{OVP} < 1.3V$	-500		+500	nA
THERMAL SHUTDOWN						
Thermal-Shutdown Threshold				160		$^{\circ}C$
Thermal-Shutdown Hysteresis				15		$^{\circ}C$
LED FAULT DETECTION						
LED-Shorted Fault-Indicator Threshold		Other string in regulation	3.1		5.5	V
LED String Shorted-Shutoff Threshold		Other string in regulation	6		9.5	V
Shorted LED-Detection Delay				6		μs

Note 2: 100% tested at $T_A = +25^{\circ}C$. All limits over temperature are guaranteed by design, not production tested.

標準動作特性


($T_A = +25^\circ\text{C}$, unless otherwise noted.)




標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)


POWER SUPPLY SEQUENCE OF ALL SUPPLY OUTPUTS (LED DRIVER NOT SHOWN)




GVDD LOAD REGULATION




GVEE LOAD REGULATION




EFFICIENCY WITH DIFF LOAD FROM V_POS TO V_NEG




BATT SUPPLY CURRENT vs. BATT VOLTAGE




V_ISET vs. TEMPERATURE




I_LED vs. R_ISET



V_CC LINE REGULATION




V_CC LOAD REGULATION




標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)


STARTUP BEHAVIOR OF LED DRIVER
AT DIM = 100%




STARTUP WAVEFORM OF LED DRIVER
WITH DIM PW = 25 μs
(DIM FREQ = 200Hz)




STARTUP WAVEFORM OF LED DRIVER
WITH DIM DUTY = 25%
(DIM FREQ = 200Hz)




LED SWITCHING WITH DIMMING
PULSE WIDTH OF 1 μs
DIMMING FREQ = 200Hz




LED SWITCHING WITH DIMMING
PULSE WIDTH OF 25 μs
DIMMING FREQ = 200Hz




OUT_LEAKAGE CURRENT
vs. TEMPERATURE




EFFICIENCY vs. LED CURRENT FOR
LED DRIVER




TFT FAULT
POS SHORTED TO GROUND



LED FAULT CREATED
BY SHORTING 3 LEDES
IN STRING1



ピン配置



端子説明

端子	名称	機能
1	POS	正のソースドライバ出力電圧
2	FBP	HVINPのフィードバック入力。この端子とグランド間に抵抗を接続してHVINPの電圧を設定してください。
3	IN	電源入力。正常な動作のために、この端子とグランド間に1 μ Fのセラミックコンデンサを接続してください。
4	LXN	DC-DC反転コンバータのインダクタ/ダイオード接続
5	INN	バックブーストコンバータ入力。正常な動作のために、この端子とグランド間に1 μ Fのセラミックコンデンサを接続してください。
6	NEG	負のソースドライバ出力電圧
7	GND	グランド接続
8	DGVEE	V _{GVEE} の放電時に、V _{GVEE} がDGVEEとGND間に接続された内部スイッチを介して放電されるよう、V _{GVEE} チャージポンプ出力に直接接続してください。
9	DN	V _{GVEE} の安定化チャージポンプドライバ。フライングコンデンサに接続してください。
10	SEQ	シーケンス設定端子。グランドとの間に適切な抵抗を接続して、所望のシーケンスを設定してください。
11	FBNG	V _{GVEE} のフィードバック入力
12	REF	1.25Vリファレンス出力
13	LGND	LEDドライバの電源グランド接続
14	FLT	アクティブローのフォルトインジケータ出力
15	ISET	フルスケールLED電流調整端子。ISETとGND間の抵抗値によって、各LEDストリングの電流を制御します。
16	DIM	PWM調光入力
17	OUT1	LEDストリング1のカソード接続。未使用の場合はグランドに接続してください。

端子説明(続き)

端子	名称	機能
18	OUT2	LEDストリング2のカソード接続。未使用の場合はグランドに接続してください。
19	OVP	LEDドライバ出力電圧検出入力。この電圧は過電圧保護に使用されます。
20	COMP	LEDドライバスイッチングコンバータ補償入力。補償のため、COMPとGND間にRCネットワークを接続してください。
21	CS	LEDドライバスイッチングMOSFETソース接続。CSとPGND間に検出抵抗を接続して、スイッチングMOSFETの電流制限を設定してください。
22	EN	イネーブル入力
23	DRAIN	内蔵LEDドライバスイッチングMOSFETドレイン
24	BATT	4.75V~40Vの電源に接続されるLEDドライバ電源入力。セラミックコンデンサでBATTをグランドに接続してください。
25	V _{CC}	5Vレギュレータ出力。V _{CC} およびGNDのできる限り近くに1μFのセラミックコンデンサを配置してください。
26	DGVDD	V _{GVDD} の放電時に、V _{GVDD} がDGVDDとGND間に接続された内部スイッチを介して放電されるよう、V _{GVDD} チャージポンプ出力に直接接続してください。
27	DP	V _{GVDD} の安定化チャージポンプドライバ。フライングコンデンサに接続してください。
28	PGVDD	HVINP電圧を徐々に正のチャージポンプに切り替えることによって、V _{GVDD} 出力のソフトスタート制御を提供します。
29	FBPG	V _{GVDD} のフィードバック入力。この端子とグランド間に抵抗を接続してV _{GVDD} 電圧を設定してください。
30	PGND	電源グランド接続
31	LXP	ブーストHVINPコンバータ内部ドレインMOSFET接続。外付けインダクタおよびブーストダイオードのアノードに接続してください。
32	HVINP	POSの電圧レールの入力電源
—	EP	エクスポーズパッド。放熱を最適化するために、連続した大面積の銅グランドプレーンに接続してください。EPを唯一の電氣的グランド接続として使用しないでください。

標準動作回路




図1. ブーストLEDドライバの簡略動作回路

標準動作回路(続き)




図2. SEPIC LEDドライバの簡略動作回路

標準動作回路(続き)




図3. 4.5V以下のコールドクランク用の簡略動作回路

標準動作回路(続き)




図4. ファンクションブロックダイアグラム

標準動作回路の回路図

図5に示すMAX20070/MAX20070Bの標準動作回路の回路図は、各100mAで±6.5Vのソースドライバ電源を生成し、ゲートドライバ電源用に+16Vおよび-7Vも生成します。ゲートドライバ電源の電流定格は各出力で3mA (max)です。TFT電源セクションの入力電圧は2.7V~5.5Vです。LEDドライバはブーストLEDドライバで、4.75V~18Vの入力で動作し、40Vのロードダンブに耐えることができます。ストリング当りのLED電流は160mAに設定され、34V (max)の出力電圧で2つのストリングに給電することができます。表1に重要な推奨部品のリストを示し、表2に部品メーカーの問い合わせ先を示します。




図5. 標準動作回路の回路図

表1. 部品リスト

DESIGNATION	QTY	DESCRIPTION
C2	1	33 μ F, 50V hybrid conductive-polymer capacitor SUNCON 50HVVH33M
D1	1	3A, 60V Schottky diode (SMB) Diodes Inc. B360B
D6, D9–D11	4	30V, 200mA dual in-series Schottky diodes (SOT323) Central Semi CBAT54SW
D12, D17	2	30V, 0.5A Schottky diodes (SOD323) Diodes Inc. B0530WS
L1	1	4.7 μ H inductor Coilcraft MSS1048-472
L2, L3	2	10 μ H inductors Coilcraft LPS4018-103
Q1	1	60V, 115mA n-channel MOSFET 2N7002

注：その他のコンデンサはX7R誘電体の表面実装セラミックコンデンサです。

詳細

MAX20070/MAX20070Bは、車載TFT-LCDアプリケーション用の高集積電源およびLEDバックライトドライバです。これらのデバイスは、1つのバックブーストコンバータ、1つのブーストコンバータ、2つのゲートドライバ電源、および2ストリングのLEDドライバに給電するブースト/SEPICコンバータを内蔵しています。

メインの電源セクションは、バックブーストコンバータ、ブーストコンバータ、およびゲートドライバ電源で構成され、利用可能な2.7V~5.5Vの電源で動作します。LEDドライバに給電するブースト/SEPICコンバータは、個別の4.75Vおよび40V電源電圧で動作するため、これらのデバイスは車載TFT-LCDアプリケーションに最適です。バックブースト/ブーストコンバータおよびLEDドライバの両方が、EMIを低減するスペクトラム拡散を内蔵しています。

ブーストコンバータは、最大15V (max)まで調整可能な出力電圧を提供し、出力電流は100mA (max)です。バックブーストコンバータは、ブーストコンバータからの正の電圧に追従する負の出力電圧を提供します。ブーストおよびバックブーストコンバータには、2つのスイッチング周波数のオプション(400kHzおよび1MHz)があります。ブースト

表2. 部品メーカー

SUPPLIER	WEBSITE
Central Semiconductor	www.centalsemi.com
Coilcraft, Inc.	www.coilcraft.com
Diodes Inc.	www.diodes.com
Murata Americas	www.murataamericas.com
TDK Corp.	www.component.tdk.com
SUN Electronic Industries Corp.	www.sunelec.co.jp

トおよびバックブーストの両方のコンバータは、共通のクロックを共有します。バックブーストコンバータは、内蔵のpチャンネルMOSFETをスイッチング素子として使用し、出力電流は100mA (max)です。ブーストコンバータは、内蔵のnチャンネルスイッチングMOSFETをスイッチング素子として使用します。SEQ端子に適切な抵抗(140k Ω または180k Ω)を接続することによって、バックブーストコンバータを完全にオフにすることができます。

LEDブースト/SEPICコンバータのスイッチング周波数は、内部クロック周波数に固定されています。400kHz、1MHz、および2MHzの3つの周波数オプションが提供されます。LEDブースト/SEPICコンバータは、EMIを低減するスペクトラム拡散も内蔵しています。

LEDストリングのチャンネル電流は、外付け抵抗を使用して20mA~160mAの範囲で調整可能です。外付け抵抗は、全チャンネル電流を同じ値に設定します。これらのデバイスは複数のストリングを並列に接続して電流シンクの電流能力を増大させるのが容易で、ロジック制御入力(DIM)を介した最小パルス幅がわずか0.5 μ sのパルス調光制御も備えています。

これらのデバイスは、正と負のチャージポンプレギュレータを使用してゲートドライバ電源を提供し、最大電流能力はそれぞれ3mAです。出力電圧は可変で、最大出力は正のチャージポンプ側が+22Vで負のチャージポンプ側が-22Vです。

全電力ドメインの起動およびシャットダウンシーケンスは、7つのプリセットモードの1つを使用することによって制御され、SEQ端子に接続する抵抗を介して選択可能です。

MAX20070/MAX20070Bはエクスポーズドパッドを備えた32ピンTQFNパッケージ(5mm x 5mm)で提供され、-40 $^{\circ}$ C~+105 $^{\circ}$ Cの周囲温度範囲で動作します。

特長

MAX20070/MAX20070Bには、その他にも以下のような特長があります。

- TFT電源用入力：2.7V~5.5V
- バックライトLEDドライバ用入力：4.75V~40V
- TFT電源用の1MHz/400kHzブーストおよびバックブーストコンバータ内蔵
- 2つの160mA LEDドライバを備えたブースト/SEPICコンバータ内蔵
- LEDドライバの適応型電圧最適化によってLED電流シンクの消費電力を低減
- LEDドライバおよびTFTのスペクトラム拡散によってEMIを低減
- 全コンバータをシャットダウンしデバイスを低自己消費電流スタンバイモードにするEN入力
- 可変出力電圧の正および負の3mAゲート電圧レギュレータ
- SEQ端子を介して抵抗で設定可能な柔軟なシーケンス

TFT電源セクション

ソースドライバ電源

ソースドライバ電源は、それぞれ+15V (max)と-15V (max)を生成するブーストコンバータと反転バックブーストコンバータで構成され、正のレギュレータで最大+100mA、負のレギュレータで-100mAを供給することができます。

正のソースドライバ電源のレギュレーション電圧(V_{POS})は、[図6](#)に示すようにFBPの抵抗分圧器で設定することが可能、または起動時にFBP端子がグランドに接続されていた場合6.5Vを提供します。正のソースドライバは、固定の内部スロープ補償を備えた固定周波数ピーク電流モード制御を使用します。内部補償は制御ループを安定化させます。FBPがグランドに接続されている場合、POSのレギュレーション電圧はデバイスに内蔵されたPOSとグランド間の抵抗分圧器で検出されます。この決定は、起動時に行われます。起動時にグランドへの抵抗値がゼロではなかった場合、デバイスはFBP端子の電圧を検出し、この電圧を1.25Vに安定化します。負のソースドライバの電源電圧(V_{NEG})は、自動的に $-V_{POS}$ の $\pm 50\text{mV}$ 以内に厳格に安定化されます。 V_{NEG} を V_{POS} と個別に調整することはできません。負のソースドライバはバックブーストDC-DCコンバータで、固定の内部スロープ補償を備えたピーク電流モード制御を使用して出力電圧を安定化します。POSとNEG間には抵抗分圧器が内蔵されています。この分圧器のセンターポイントは、負のソースドライバの制御ループによって0Vに安定化されます。負のソースドライバは、SEQとグランド間の抵抗を140k Ω または180k Ω に設定することによって完全にオフにすることができます。




図6. TFTブーストコンバータの簡略ブロック図

TFTブーストコンバータの簡略ブロック図を図6に示します。FBPおよびREF = 1.25Vを入力とする $g_m = 23\mu S$ のエラーアンプが内蔵されています。エラーアンプの出力には、補償回路が内蔵されています。FBP端子への接続に応じて、補償回路のさまざまな値がオン/オフされます。FBPがグランドに接続されている場合、回路は出力電圧を6.5Vに安定化し、POSの電圧は内蔵の抵抗分圧器(図では省略)によって検出されます。FBPがグランドに短絡されず抵抗分圧器(R9およびR10)の接合部に接続されている場合、外部フィードバックがPOSの制御に使用されます。

$C_C = 140\text{pF}$, $R_C = 490\text{k}\Omega$ (外部フィードバック使用時)

$C_C = 180\text{pF}$, $R_C = 280\text{k}\Omega$ (内部フィードバック使用時)

電流ループに対して、 $R_T = 0.4\text{V/A}$ のトランスレジスタンスを使用した内部電流検出があります。 V_{CS} ($I_{\text{inductor}} \times R_T$)の検出電圧がスロープ補償に加算されます。スロープ補償信号は、590mV/ μs の傾斜を備えています。

結果の $V_{SUM} = V_{CS} + V_{SLOPE}$ は、PWMコンパレータの入力で V_{COMP} (エラーアンプの出力)と比較され、LXPのデューティサイクルが安定化されます。

TFTインバータ回路の制御ループの動作

TFTインバータ回路の簡略ブロック図を図7に示します。

$g_m = 13\mu S$ の内部エラーアンプがあり、 $V_{REF} = 0\text{V}$ およびPOSとNEG間に接続された内蔵抵抗分圧器(R-R)のミッドポイントを入力とします。エラーアンプの出力には、次の内部補償回路があります。

$$C_C = 140\text{pF}, R_C = 360\text{k}\Omega$$

電流ループに対して、 $R_T = 0.31\text{V/A}$ のトランスレジスタンスを使用した内部電流検出があります。

V_{CS} ($I_{\text{inductor}} \times R_T$)の検出電圧がスロープ補償に加算されます。スロープ補償信号は、590mV/ μs の傾斜を備えています。結果の $V_{SUM} = V_{CS} + V_{SLOPE}$ は、PWMコンパレータの入力で V_{COMP} (エラーアンプの出力)と比較され、LXNのデューティサイクルが安定化されます。

ゲートドライバ電源

正のゲートドライバ電源(V_{GVDD})は+22V (max)を生成し、負のゲートドライバ電源(V_{GVEE})は-22V (max)を生成します。両方の電源が最大3mAの電流を供給可能です。 V_{GVDD} および V_{GVEE} のレギュレーション電圧は、いずれも図2に示す外付け抵抗回路を使用して設定されます。両方のチャージポンプレギュレータは、400kHzのスイッチング周波数を使用します。チャージポンプは、フライングコンデンサに流れ込む電流を制御することによって出力電圧を安定化します。




図7. TFTインバータ回路の簡略ブロック図

正のチャージポンプの動作

正のチャージポンプレギュレータは、通常はTFT-LCDゲートドライバICの正の電源レールを生成するために使用されます。

出力電圧は、チャージポンプの出力とGND間の、ミッドポイントをFBPGに接続した外付け抵抗分圧器で設定します。チャージポンプの段数およびフィードバック分圧器の設定によって、正のチャージポンプレギュレータの出力電圧が決まります。チャージポンプは、電力伝達を制御するハイサイドpチャンネルMOSFET (P1)とローサイドnチャンネルMOSFET (N1)を含んでいます(図8を参照)。エラーアンプは、フィードバック信号(FBPG)と1.25Vの内部リファレンスを比較します。フィードバック信号がリファレンス以下の場合、チャージポンプレギュレータは発振器クロックの立上りエッジが届いたときにP1をオンにし、N1をオフにして、C3およびC4をV_{PGVDD} Vだけレベルシフトします。C9両端の電圧とダイオード降下の和(V_{DGVDD} + V_{DIODE})が、レベルシフトされたフライングコンデンサの電圧(V_{C4} + V_{PGVDD})より小さい場合、電荷はダイオードD9-1がターンオフするまでC4からC9に流れます。同様に、D3-1のカソードの電圧とダイオード降下の和(V_{PGVDD} - V_{C8} + V_{DIODE})が、レベルシフトされたフライングコンデンサの電圧の和(V_{C3} + V_{PGVDD})より小さい場合、電荷はダイオードD3-1がターンオフするまでC3からC8に流れます。

発振器クロックの立下りエッジで、P1がオフになり、N1がオンになって、V_{PGVDD}がD3-2を介してフライングコンデンサC3を充電し、C8がダイオードD9-2を介してC4を充電することが可能になります。発振器の立上りエッジが届いたときにフィードバック信号がリファレンスを上回っていた場合、レギュレータはこのクロックエッジを無視してN1をオンおよびP1をオフに維持します。チャージポンプレギュレータはDGVDDとグランド間に放電スイッチも内蔵しており、SEQ端子の抵抗(R_{SEQ})による設定に応じたシーケンスでの出力電圧のターンオフ時に、出力コンデンサを放電するためオフにされます。PGVDD端子は、スイッチを介して内部でHVINPの電圧に接続されています。シーケンスのオプションについては、表3を参照してください。

負のチャージポンプの動作

負のチャージポンプレギュレータは、通常はTFT-LCDゲートドライバICの負の電源レールを生成するために使用されます。出力電圧は、チャージポンプの出力とREF間の、ミッドポイントをFBNGに接続した外付け抵抗分圧器で設定します。チャージポンプの段数およびフィードバック分圧器の設定によって、負のチャージポンプレギュレータの出力が決まります。チャージポンプコントローラは、電力伝達を制御するハイサイドpチャンネルMOSFET (P2)とローサイドnチャンネルMOSFET (N2)を含んでいます(図9を参照)。




図8. 正のチャージポンプのブロック図




図9. 負のチャージポンプのブロック図




図10. シーケンス図

エラーアンプは、フィードバック信号(FBNG)と0Vの内部リファレンスを比較します。フィードバック信号がリファレンス以上の場合、チャージポンプレギュレータは発振器クロックの立上りエッジが届いたときにN2をオンにし、P2をオフにして、C10およびC19をレベルシフトします。発振器クロックの立下りエッジで、N2がオフになり、P2がオンになって、HVINPがフライングコンデンサC10およびC19を充電することが可能になります。発振器の立上りエッジが届いたときにフィードバック信号がリファレンス電圧である0Vを下回っていた場合、レギュレータはこのクロック

エッジを無視してP2をオンおよびN2をオフに維持します。図9では、負のチャージポンプはダブル構成を使用しています。しかし、負のチャージポンプの電圧の絶対値が十分に低い場合は、ダイオードD11およびD12を除去してください。その場合、C19とC20は不要で、D6のカソードはグランドに接続することができます。ターンオフ時の出力電圧のシーケンシングのために、DGVEEとグランド間に放電スイッチが接続されています。SEQ端子の抵抗によって、所望のシーケンスを設定可能です。シーケンスのオプションについては、表3を参照してください。

TFTセクションのフォルト保護

これらのデバイスは、堅牢なフォルトおよび過負荷保護を備えています。ソースドライバまたはゲートドライバ電源のいずれかが50ms (typ)以上にわたって設定されたレギュレーション電圧の80% (typ)を下回ると、全出力がラッチオフし、フォルト状態が設定されます。ソースドライバ電源のいずれかで10 μ s以上にわたって短絡状態が発生した場合、全出力がラッチオフし、フォルト状態が設定されます。短絡状態は、出力電圧が目的のレギュレーション電圧の40%を下回った場合に検出されます。MAX20070GTJA/V₊とMAX20070BGTJA/V₊では、POS電圧がHVINP電圧の73%を下回った場合にも短絡状態が検出されます。フォルトのある出力は直ちにオフになるのに対し、他の出力はSEQ端子の抵抗によって設定されたターンオフシーケンスに従います。TFTフォルトイベント時、LEDドライバセクションはオフになりません。フォルト状態は、EN端子またはINの電源がサイクル(オフ/オン)されるとクリアされます。熱フォルトの場合、TFT電源セクションとLEDドライバの両方が直ちにオフになり、ラッチオフされたままになります。フォ

ルトのラッチを解除しスイッチングを再開するには、EN端子のサイクルまたは入力電源のサイクルが必要です。

真のシャットダウン

シャットダウンモード時、これらのデバイスは負荷を入力(IN)から完全に切断します。ほとんどのブーストコンバータでは、外付けの整流ダイオードおよびインダクタがバッテリーから出力へのDC電流経路を形成します。ブーストコンバータの出力に負荷が接続されていると、シャットダウン時にもバッテリーを消費する可能性があります。これらのデバイスは、POSに内部スイッチを備えています。シャットダウン時にこのスイッチがオフになると、入力からPOSへのDC経路はなくなります。

出力制御

これらのデバイスのソースドライバおよびゲートドライバ出力(V_{GVEE}、NEG、POS、およびV_{GVDD})は、SEQとグラウンド間に接続する抵抗値によって制御することができます。突入電流を制限するため、全出力はソフトスタート制御を使用して立ち上がりします。表3に、SEQ端子の抵抗で設定可能なシーケンスのオプションを示します。

表3. 電源シーケンス

SEQ PIN RESISTOR (R _{SEQ}) (k Ω)	POWER-ON SUPPLY SEQUENCING (t ₁ –t ₄ IS THE TIME FROM THE EXPIRATION OF HVINP SOFT-START PERIOD)				POWER-OFF SUPPLY SEQUENCING (REVERSE ORDER OF POWER-UP) (t ₅ –t ₈ IS THE TIME FROM WHEN EN IS DRIVEN LOW)			
	1st AFTER t ₁ ms	2nd AFTER t ₂ ms	3rd AFTER t ₃ ms	4th AFTER t ₄ ms	1st AFTER t ₅ ms	2nd AFTER t ₆ ms	3rd AFTER t ₇ ms	4th AFTER t ₈ ms
20 \pm 1%	POS	NEG	V _{GVEE}	V _{GVDD}	V _{GVDD}	V _{GVEE}	NEG	POS
60 \pm 1%	POS	NEG	V _{GVDD}	V _{GVEE}	V _{GVEE}	V _{GVDD}	NEG	POS
100 \pm 1%	NEG	POS	V _{GVEE}	V _{GVDD}	V _{GVDD}	V _{GVEE}	POS	NEG
140 \pm 1%	POS	V _{GVEE}	V _{GVDD}	No NEG output	V _{GVDD}	V _{GVEE}	POS	No NEG output
180 \pm 1%	POS	V _{GVDD}	V _{GVEE}	No NEG output	V _{GVEE}	V _{GVDD}	POS	No NEG output
220 \pm 1%	POS NEG	—	—	V _{GVDD} , V _{GVEE}	V _{GVDD} , V _{GVEE}	—	—	POS, NEG
260 \pm 1%	V _{GVEE}	V _{GVDD}	NEG	POS	POS	NEG	V _{GVDD}	V _{GVEE}

Note: t₁ = t₅ = 15ms
t₂ = t₆ = 30ms
t₃ = t₇ = 45ms
t₄ = t₈ = 60ms

パワーアップ/パワーダウンシーケンスおよびタイミング

これらのデバイスは、ソースドライバおよびゲートドライバ電源(V_{GVEE}、NEG、POS、およびV_{GVDD})の柔軟なパワーアップ/パワーダウンシーケンスおよびタイミングが可能です。EN端子をローからハイにトグルすると、調整可能なプリセットのパワーアップシーケンスが開始します。EN端子をハイからローにトグルすると、調整可能なプリセットのパワーダウンシーケンスが開始します。EN端子は、7 μ s (typ)のデグリッチフィルタを内蔵しています。図11は、EN入力および内部EN信号の波形を示します。注：期間が7 μ s以下のEN信号のグリッチは、内部イネーブル回路によって無視されます。

LEDドライバセクション

MAX20070/MAX20070Bは高効率HB LEDドライバも内蔵し、車載および汎用アプリケーション向け小型～中型ディスプレイのLEDに給電する高性能バックライトドライバの実装に必要な全機能が内蔵されています。これらのデバイスは、車載アプリケーションでの最大40Vのロードダンブ電圧保護を提供し、ブーストまたはSEPICタイプのスイッチング電源を実装するためのピーク電流モード制御のDC-DCコントローラと、チャンネル当り20mA～160mAの定電流シンク能力を備えた2チャンネルLEDドライバを内蔵しています。

ブースト/SEPICコントローラは、内部スローブ補償を備えた固定周波数ピーク電流モード制御を特長とし、PWMコントローラのデューティサイクルを制御します。DC-DCコンバータは、広いバッテリー入力電源範囲から、LEDストリングに必要な電源電圧を生成します。DC-DCコンバータの出力と、LEDストリングを流れる電流を制御する2チャンネル定電流シンク間に、LEDストリングを接続してください。ISETとグランド間に接続する1つの抵抗によって、両方のLEDストリングを流れる順電流が設定されます。

これらのデバイスは、LEDストリングの順電圧に応じてコンバータの出力電圧を調整する適応型LED電圧制御を特長とします。この機能は、定電流シンク両端の電圧降下を最小限に抑え、デバイスの消費電力を低減します。これらのデバイスは非常に広いPWM調光範囲を提供し、200Hzの調光周波数で最小0.5 μ sの調光パルスが可能です。




図11. パワーアップ/パワーダウンシーケンスおよびタイミング波形

これらのデバイスは、オープンLED状態が発生した場合にコンバータの出力電圧を設定された過電圧スレッショルドに制限する出力過電圧保護を内蔵し、チップ温度が+165 $^{\circ}$ Cを超えるとコントローラをシャットダウンする過熱保護も備えています。さらに、これらのデバイスは短絡LEDストリング検出と、オープンLED、短絡LED、および過熱状態を示すオープンドレインFLT信号を備えています。

電流モードDC-DCコントローラ

MAX20070/MAX20070Bは、電流モード制御を使用してLEDストリングに必要な電源電圧を提供します。内蔵MOSFETは、各スイッチングサイクルの最初でオンになります。インダクタ電流はリニアに増大し、フィードバックループによって設定されるピーク電流レベルでオフになります。ピークインダクタ電流は、内蔵MOSFETのソースとPGND間に接続された電流検出抵抗(図1のR11を参照)の両端の電圧から検出されます。PWMコンパレータは、電流検出電圧と内部スローブ補償信号の和をトランスコンダクタンスエラーアンプの出力と比較します。CSの電圧がエラーアンプの出力電圧を超えると、コントローラは内蔵MOSFETをオフにします。この処理が各スイッチングサイクルで繰り返され、ピーク電流モード制御を実現します。

エラーアンプ

内蔵エラーアンプは、内部フィードバック(FB)信号と内部リファレンス電圧(V_{REF})を比較し、その出力を安定化してインダクタ電流を調整します。内蔵の最小ストリング検出器は、GNDを基準とする最小LEDストリングカソード電圧を測定します。通常動作時、この最小 V_{OUT} 電圧はフィードバックを介して0.75Vに安定化されます。その結果、DC-DCコンバータの出力電圧は、最大の必要総LED電圧より0.75V高くなります。

PWM調光時にLEDストリングがオフになると、コンバータはスイッチングを停止します。エラーアンプはCOMP出力から切断され、補償コンデンサの電荷を維持します。これによって、LEDストリングが再びオンになったときコンバータは直ちに定常状態レベルに安定化することができます。この独自の機能は、大型の出力コンデンサを使用する必要なしに高速な調光応答を提供します。PWM調光のオンのパルスが25 μ s以下の場合、フィードバックはコンバータの出力電圧がOVPスレッショルドの95%に安定化されるようにOVPの電圧を制御します。このモードは、狭いPWM調光パルスがコンバータの応答時間によって影響されないことを確保します。このモード時、エラーアンプはCOMP出力に接続されたままです。

適応型LED電圧制御

これらのデバイスは、適応型LED電圧制御方式を使用して消費電力を低減します。適応型LED電圧制御は、LEDストリングの動作電圧に基づいてDC-DCコンバータの出力を安定化します。各電流シンク出力(OUT1、OUT2)の電圧は、DC-DCレギュレータの出力電圧(V_{LED})と、出力(OUT_n)に接続されたLEDストリングの総順電圧との差です。次に、DC-DCコンバータはOUT_nの電圧が最も低い出力チャネルがGNDに対して0.75Vになるまで V_{LED} を調整します。その結果、デバイスは電流シンクの消費電力を最小化しながら、LED電流の安定化を維持します。適応型制御を効率的に機能させるため、各ストリングに同じ順電圧定格を持つ同数のHB LEDを使用してください。

LED電流制御(ISET)

これらのデバイスは、複数のHB LEDストリングの駆動に使用される2つの同等の定電流シンクを備えています。各チャネルを流れる電流は、ISETとGND間に接続する外付け抵抗(R_{ISET})を使用して20mA~160mAの範囲に調整可能です。1チャネル動作の場合は、チャネル1 (OUT1)とチャ

ネル2 (OUT2)を相互に接続してください。OUT_n端子が接続されている場合、LEDの電流はISET端子によって設定された電流の2倍になります。1ストリングの動作のみが必要な場合、未使用のチャネルのOUT_n端子はグラウンドに接続してください。これによって、起動時にそのストリングはディセーブルされます。

電流制限

これらのデバイスは、過負荷またはフォルト状態時にオンサイクルを終了させる高速電流制限コンパレータを内蔵しています。内蔵MOSFETのソースとグラウンド間に接続する電流検出抵抗(R_{CS})が、電流制限を設定します。CS入力の電圧トリップレベル(V_{CS})は0.27V (typ)です。次式を使用して、 R_{CS} を計算してください。

$$R_{CS} = (V_{CS})/I_{PEAK}$$

ここで、 I_{PEAK} はMOSFETを流れるピーク電流です。CS端子へのボンディングワイヤの抵抗値は13m Ω (typ)で、 R_{CS} の実際の値はボンディングワイヤの抵抗値を考慮に入れる必要があります。

低電圧ロックアウト

これらのデバイスは、2つの低電圧ロックアウト(UVLOBATTおよびUVLOVC)を備えています。 V_{BATT} の低電圧ロックアウトスレッショルドは4.2V (typ)で、 V_{CC} の低電圧ロックアウトスレッショルドは4V (typ)です。 V_{CC} がそのUVLO以下になると、調光およびDC-DCコンバータのスイッチングを含めて、LEDドライバは完全にオフになります。 V_{CC} の短絡があつて電圧がUVLO以下になった場合、LEDドライバはオフになりますが、サーマルシャットダウンがトリガされない限りTFT電源セクションは動作を継続します。

LEDドライバのソフトスタート

これらのデバイスのブースト/SEPICコンバータは、起動時にアクティブ化されるソフトスタートを備えています。ソフトスタートは、両方のストリングが電流レギュレーションポイントに達しない限り、コンバータの出力を100ms (typ)の間に64段階で立ち上げます。両方のストリングが電流レギュレーションポイントに達した場合、ソフトスタートは終了して直ちに通常動作を再開します。ソフトスタートが終了すると、内蔵のソフトスタート回路はディセーブルされ、通常動作が開始します。100msのソフトスタート時間は、LEDドライバセクションがイネーブルされたときに始まります。

LED調光制御

これらのデバイスは、DIMに印加する外部PWM信号を使用するLED輝度制御を備えています。DIM入力のロジックハイ信号は全2つのLED電流ソースをイネーブルし、ロジックロー信号はそれらをディセーブルします。また、DIMに印加するPWM信号のデューティサイクルはDC-DCコンバータの出力電圧を制御します。PWM信号のパルス幅の持続時間が25 μ s以下の場合(DIMのパルス幅が増大時)、ブーストコンバータはOVP入力からのフィードバックに基づいてその出力を安定化します。このモード時、コンバータの出力電圧はOVP端子の過電圧スレッショルドの95%に安定化されます。PWM信号のパルス幅の持続時間が25 μ sまたはそれ以上の場合(DIMのパルス幅が増大時)、コンバータはOUT₋の最小電圧が0.75Vになるようにその出力を安定化します。起動時、デバイスが100ms (typ)のソフトスタート時間を完了しても、DIM端子のPWM信号がまだローの場合、デバイスはOVP端子から入力されるフィードバック信号に基づいて出力電圧を安定化します。ひとたび25 μ s以上のPWMパルス幅が印加されると、コンバータはOUT₋端子の最小電圧が0.75Vになるようにその出力を安定化します。調光パルス幅が25 μ s以下の場合、コンバータはOVP端子の電圧をOVP電圧の95%に安定化します。これはLODIMモードと呼ばれます。起動後の任意の時点で、DIM入力が40ms以上にわたってローになった場合、コンバータはOVP端子の出力をOVP電圧の95%に安定化します。コンバータにこのモードを終了させるには、調光信号のパルス幅を25 μ s以上にする必要があります。

オープンLED管理および過電圧保護

起動時、DC-DCコンバータのソフトスタートに移行する前に、これらのデバイスは未使用の電流シンクチャンネルを検出して切断します。対応するOUT₋をLEDのグラウンド(LEDGNDと呼ばれます)に接続することによって、未使用の電流シンクチャンネルをディセーブルしてください。これによって、未使用のチャンネルに対するFLT出力のアサートが防止されます。ソフトスタート後、デバイスはオープンLEDを検出し、オープンLEDのあるストリングを内蔵の最小OUT₋電圧検出器から切断します。これによって、DC-DCコンバータの出力電圧が安全な制限内に維持され、高効率維持されます。通常動作時、DC-DCコンバータの出力レギュレーションループは最小OUT₋電圧をフィードバック入力として使用します。いずれかのLEDストリングがオープンの場合、オープンのOUT₋の電圧はV_{LEDGND}になります。その後、DC-DCコンバータの出力電圧は、コンバータの出力、OVP入力、およびGND間に接続された抵抗分圧器回路によって設定される過電圧保護スレッショルドまで増大します。DC-DCコンバータ出力の過電圧保護スレッショルド(V_{OVP})は、次式を使用して決定されます。

$$V_{OVP} = 1.25 \times (1 + R17/R16)$$

ここで、1.25V (typ)はOVPスレッショルドです。OUT₋の電圧が絶対最大定格を超えないようにR16およびR17を選択してください。DC-DCコンバータの出力が過電圧保護スレッショルドに達すると同時に、PWMコントローラはオフになります。V_{OUT₋} < 300mV (typ)の電流シンク出力は最小電圧検出器から切断されます。

起動時のOVPのトリガを防ぐため、LED接続のない全チャンネルのOUT₋を起動前にGNDに接続してください。オープンLED過電圧状態が発生すると、FLTがアサートされます。PWM調光パルス幅が25 μ s以下の場合、オープンLED検出はディセーブルされます。調光パルス幅が25 μ s以上のときにオープンLEDフォルトが検出され、調光パルスが25 μ s以下になった場合、フォルトフラグはアサートされたままになります。フォルトのアサートを除去するには、ENまたはBATTをサイクルする必要があります。

短絡LED検出

これらのデバイスは、2レベルの短絡LED検出回路を備えています。レベル1の短絡は、2つのストリングの総順方向LED電圧の差が4.2V (typ)を超えた場合に検出されます。いずれかのストリングでレベル1の短絡が検出されると、FLTがアサートされます。レベル1フォルトが検出された場合も、ストリングは通常動作を継続します。レベル2の短絡は、2つのストリングの総順方向LED電圧の差が+7.8V (typ)を超えた場合に検出されます。いずれかのストリングでレベル2の短絡が検出されると、短絡のある特定のLEDストリングが6 μ s後にオフになり、FLTがアサートされます。ストリングはDIMの各立上りエッジで再確認され、短絡が除去されていた場合はFLTがデアサートされます。調光パルス幅が25 μ s以下の場合、短絡LED検出はディセーブルされます。しかし、調光パルス幅が25 μ s以上のときに短絡LEDフォルトがアサートされ、その後25 μ s以下に低減された場合は、たとえフォルトが除去されてもフォルトフラグはアサートされたままになります。フォルトをデアサートするには、調光パルス幅を25 μ s以上にして短絡フォルトを除去する必要があります。ロードダンプ状態時、最小ストリング電圧は0.75Vを超えてコンバータはスイッチングを停止します。これらの状態でLED短絡フォルトが発生し、最小ストリング電圧が1.5V以上の場合、フォルト信号はアサートされません。入力電圧が低下して最小ストリング電圧が1.5Vを下回ると、フォルトがアサートされます。フォルトがアサートされた後、入力電圧が増大して最小ストリング電圧が1.5Vを上回っても、フォルトはアサートされたままです。最小ストリング電圧が1.5Vを下回ってLED短絡フォルトが除去された場合にのみ、フォルトがデアサートされます。

アプリケーション情報

TFT電源セクション

POSの電圧の設定

正の出力電圧は、FBPを出力とGND間に接続した抵抗分圧器に接続することによって設定します(図2を参照)。フィードバック抵抗R10は、30kΩ～100kΩの範囲で選択してください。次に、R9は次式によって与えられます。

$$R9 = R10 \left(\frac{V_{POS}}{V_{FBP}} - 1 \right)$$

ここで、 $V_{FBP} = 1.25V$ です。

ゲートドライバ電圧の設定

正のゲートドライバ電圧は、FBPGを出力とGND間に接続した抵抗分圧器に接続することによって設定します(図1)。フォールドバック抵抗R5は、10kΩ～20kΩの範囲で選択してください。次に、R4は次式によって与えられます。

$$R4 = R5 \left(\frac{V_{GVDD}}{V_{FBPG}} - 1 \right)$$

ここで、 $V_{FBPG} = 1.25V$ です。

負のゲートドライバ電圧は、FBNGを出力とREF間に接続した抵抗分圧器に接続することによって設定します(図1)。フォールドバック抵抗R7は、100kΩ～200kΩの範囲で選択してください。次に、R6は次式によって与えられます。

$$R6 = R7 \left(\frac{-V_{GVEE}}{V_{REF}} \right)$$

ここで、 $V_{FBNG} = 1.25V$ です。FBNGの電圧は、MAX20070/MAX20070B ICによって0Vに安定化されます。

インダクタの選択

これらのデバイスはスイッチング周波数が高いため、小型のインダクタを使用することができます。ほとんどのアプリケーションでは、4.7μHおよび10μHのインダクタが推奨されます。これより大きいインダクタを使用するとピークインダクタ電流が減少しますが、軽負荷時にパルススキップする結果になります。より小さいインダクタを使用すると必要な基板スペースが減少しますが、電流検出コンパレータの伝播遅延によってピーク電流の増大につながる可能性があります。フェライトコアまたはそれと同等のインダクタを使用してください。鉄粉コアを高いスイッチング周波数で使用することは推奨されません。インダクタの飽和定格は、ピーク電流制限の設定である1.2Aを超えている必要があります。最高の効率を実現するには、低DC抵

抗(200mΩ以下)のインダクタを使用してください。しかし、最小の回路サイズを実現するには、より高い抵抗値も許容されます。

ダイオードの選択

高いスイッチング周波数は、高速の整流器を必要とします。CMHSH5-2L、MBR0520L、またはMBR0530Lなどのショットキーダイオードが推奨されます。ブーストコンバータの場合、ダイオードのピーク電流定格が電流制限を超え、そのブレイクダウン電圧が出力電圧を超えていることを確認してください。バックブーストコンバータの場合、ダイオードのピーク電流定格が電流制限を超え、そのブレイクダウン電圧定格が絶対最大出力電圧と最大入力電圧の合計を超えていることを確認してください。超高速シリコン整流器も許容されますが、ショットキーダイオードはより高い効率を提供します。

出力フィルタコンデンサの選択

出力フィルタコンデンサを選択するための第一の基準は、実効直列抵抗(ESR)が低いことです。ピークインダクタ電流と出力フィルタコンデンサのESRの積によって、出力電圧に現れる高周波数リップルの振幅が決まります。安定性のために、正の出力フィルタコンデンサ(C23 + C12)は次式を満たすようにしてください。

$$(C23 + C12) > 10\mu F \times V_{POS}/15V \times I_{LOAD}/100mA$$

容量の大部分(全体の2/3)はHVINPノードに配分し、1/3はPOSに配分してください。

安定性のために、インバータ出力コンデンサ(C5 + C6)も次式を満たすようにしてください。

$$(C5 + C6) > 10\mu F \times |V_{NEG}|/15V \times I_{LOAD}/100mA$$

入力バイパスコンデンサの選択

ほとんどのMAX20070/MAX20070Bのアプリケーションの出力電流は比較的小さいと思われませんが、入力はインダクタの電流制限に等しい電流過渡に耐えるように設計する必要があります。入力バイパスコンデンサは、電圧ソースから消費されるピーク電流を低減し、スイッチング動作の原因によるノイズを低減します。入力ソースインピーダンスによって、入力に必要なコンデンサのサイズが決まります。出力フィルタコンデンサの場合と同様、低ESRコンデンサが推奨されます。ほとんどのアプリケーションには4.7μFの低ESRコンデンサが最適ですが、ローインピーダンスソースの場合、またはソース電源がすでに十分にフィルタ処理されている場合は、より小さいバイパスコンデンサも許容されます。

LEDドライバ用DC-DCコンバータ

MAX20070/MAX20070B ICは、定電流シンクドライバを使用するために必要なグランド基準の出力を備え、そのDC-DCコントローラによって3つの異なるコンバータトポロジが可能です。LEDストリングの順電圧が常に入力電源電圧範囲より大きい場合は、ブーストコンバータトポロジを使用してください。LEDストリングの順電圧が電源電圧範囲に含まれる場合は、バックブーストコンバータトポロジを使用してください。バックブーストトポロジは、従来のSEPIC構成または結合インダクタバックブースト構成のいずれかを使用して実装します。後者は巻数比1:1のフライバックコンバータです。このアプリケーションに最適な密結合の1:1結合インダクタが提供されています。ブーストコンバータトポロジは、上記のトポロジ中で最高の効率を提供します。結合インダクタトポロジは、結合コンデンサを使用しないという点でSEPIC構成より有利です。また、結合コンデンサが十分に大きくない場合、SEPICのフィードバックループ補償は複雑になります。

LED電流設定

ストリング当りの必要なLED電流に基づいてISET端子の抵抗を選択してください。

$$R_{ISET} = 1500/I_{STRING}$$

ここで、 R_{ISET} の単位はk Ω で、 I_{STRING} はストリング当りの電流(単位：mA)です。

OVP抵抗の設定

LEDの順電圧降下に基づいて最大出力電圧を決定してください。最大出力電圧は、 V_{LED} によって与えられます。

$$V_{LED} = V_{FMAX} \times N_{STRING} + 0.75V$$

ここで、 V_{FMAX} は必要なLED電流(I_{STRING})での各LEDの最大順電圧で、 N_{STRING} は各ストリングのLED数です。

調光パルス幅が25 μ sを下回る場合、ブースト電圧は次式のように安定化されます。

$$V_{BOOST} = (V_{LED} + 2) \text{ volts}$$

この条件下で、デバイスはブースト電圧をOVP設定の95%に安定化します。そのため、過電圧設定は次式によって与えられます。

$$V_{BOOST} = (V_{LED} + 2)/0.95$$

ほとんどの車載アプリケーションでは、1つの抵抗の最大値が100k Ω を超えることはできません。これに基づいて、[図1](#)のR17は100k Ω としています。抵抗R16は、次式によって与えられます。

$$R16 = 1.25 \times 100/(V_{BOOST} - 1.25) \text{ k}\Omega$$

計算結果の値より低いR16の値を選択してください。

電源回路の設計

最初に、入力電圧範囲および所望の出力電圧に基づいて、コンバータトポロジを選択してください。必要な入力電源電圧範囲、定LED電流シンク両端の電圧である0.75V (min)を含むLEDストリングの駆動に必要な最大電圧(V_{LED})、および次式で与えられるLEDストリングの駆動に必要な総出力電流(I_{LED})を決定してください。

$$I_{LED} = I_{STRING} \times N_{STRING}$$

ここで、 I_{STRING} はストリング当りのLED電流(単位：A)で、 N_{STRING} は使用するストリング数です。

以下の式を使用して、最大デューティサイクル(D_{MAX})を計算してください。

ブースト構成の場合：

$$D_{MAX} = \frac{(V_{LED} + V_{D1} - V_{IN_MIN})}{(V_{LED} + V_{D1} - V_{DS} - 0.27V)}$$

SEPIC構成の場合：

$$D_{MAX} = \frac{(V_{LED} + V_{D1})}{(V_{IN_MIN} - V_{DS} - 0.27V + V_{LED} + V_{D1})}$$

ここで、

V_{D1} は、整流ダイオードの順電圧降下(単位：V、約+0.6V)です。

V_{IN_MIN} は、最小入力電源電圧(単位：V)です。

V_{DS} は、外付けMOSFETのオン時のドレイン-ソース間電圧(単位：V)です。

および、

0.27Vはピーク電流検出電圧です。

最初は、 V_{DS} の近似値として+0.2Vを使用して D_{MAX} を計算してください。

ブースト構成

平均インダクタ電流はライン電圧とともに変化し、最大平均電流は最も低いライン電圧で発生します。ブーストコンバータの場合、平均インダクタ電流は入力電流と等しくなります。インダクタ電流の最大ピーク間リップル(ΔI_L)を選択してください。推奨ピーク間リップルは、平均インダクタ電流の60%です。

以下の式を使用して、最大平均インダクタ電流(I_{LAVG} ：単位A)およびピークインダクタ電流(I_{LP} ：単位A)を計算してください。

$$I_{LAVG} = \frac{I_{LED}}{1 - D_{MAX}}$$

ピーク間インダクタリップル ΔI_L が平均インダクタ電流の $\pm 30\%$ になることを許容すると、

$$\Delta I_L = I_{L_{AVG}} \times 0.3 \times 2$$

および、

$$I_{L_P} = I_{L_{AVG}} + \frac{\Delta I_L}{2}$$

インダクタ電流リップルを最大値に設定して、最小インダクタンス値(L_{MIN} ：単位H)を計算してください。

$$L_{MIN} = \frac{(V_{IN_MIN} - V_{DS} - 0.3V) \times D_{MAX}}{f_{SW} \times \Delta I_L}$$

ここで、0.3Vはピーク電流検出電圧です。最小インダクタンスが計算結果の L_{MIN} より大きく、電流定格が I_{L_P} より大きいインダクタを選択してください。ブースト構成の場合、選択したインダクタの推奨飽和電流制限は、インダクタのピーク電流より10%以上です。選択したインダクタが、必要な最小調光パルス幅および最小入力電圧で動作可能であることを確認する必要があります。必要な調光パルス幅が25 μ s以下の場合、25 μ sのパルス幅で正常に動作することを確認する必要があります。可能な最大デューティサイクルは90%です。25 μ sの調光パルス幅での正常な動作に必要な最小インダクタンスは、以下の式で与えられます。

$$L_{DIM} = \frac{(V_{IN_MIN} \times 0.9 - (V_{LED} - V_{IN_MIN}) \times 0.1) \times 25}{I_{LED} \times 20}$$

(単位： μ H、ブースト構成の場合)

$$L_{DIM} = \frac{(V_{IN_MIN} \times 0.9 - (V_{LED} \times 0.1)) \times 25}{I_{LED} \times 20}$$

(単位： μ H、SEPIC構成の場合)

選択するインダクタの値は、 L_{MIN} と L_{DIM} の小さい方にしてください。

SEPIC構成

SEPIC構成の電源回路の設計は、出力電圧が入力電源電圧基準である従来の設計に非常によく似ています。SEPICの場合、出力はグランド基準で、インダクタは2つの部分に分割されます(SEPIC構成については図3を参照)。インダクタの1つ(L_4)はLED電流を平均電流とし、もう1つ(L_1)は入力電流を平均電流とします。以下の式を使用

して、平均インダクタ電流($I_{L1_{AVG}}$ 、 $I_{L4_{AVG}}$ 、単位：A)およびピークインダクタ電流(I_{L1_P} 、 I_{L4_P} 、単位：A)を計算してください。

$$I_{L1_{AVG}} = \frac{I_{LED} \times D_{MAX} \times 1.1}{1 - D_{MAX}}$$

係数の1.1は、コンバータの損失を補償する10%のマージンを提供します。

$$I_{L4_{AVG}} = I_{LED}$$

ピーク間インダクタリップル ΔI_L を平均インダクタ電流の $\pm 30\%$ と仮定すると、

$$\Delta I_{L1} = I_{L1_{AVG}} \times 0.3 \times 2$$

および、

$$I_{L1_P} = I_{L1_{AVG}} + \frac{\Delta I_{L1}}{2}$$

$$\Delta I_{L4} = I_{L4_{AVG}} \times 0.3 \times 2$$

および、

$$I_{L4_P} = I_{L4_{AVG}} + \frac{\Delta I_{L4}}{2}$$

インダクタの電流リップルを最大値に設定して、最小インダクタンス値($L_{1_{MIN}}$ および $L_{4_{MIN}}$ 、単位：H)を次のように計算してください。

$$L_{1_{MIN}} = \frac{(V_{IN_MIN} - V_{DS} - 0.3V) \times D_{MAX}}{f_{SW} \times \Delta I_{L1}}$$

$$L_{4_{MIN}} = \frac{(V_{IN_MIN} - V_{DS} - 0.3V) \times D_{MAX}}{f_{SW} \times \Delta I_{L4}}$$

ここで、0.3Vはピーク電流検出電圧です。最小インダクタンスが計算結果の $L_{1_{MIN}}$ および $L_{4_{MIN}}$ より大きく、電流定格がそれぞれ I_{L1_P} および I_{L4_P} より大きいインダクタを選択してください。選択するインダクタの推奨飽和電流制限は、インダクタのピーク電流より10%以上です。

以後の計算を簡素化するため、 L_1 および L_4 を、 L_1 と L_4 が並列に接続された1つのインダクタと考えます。組合せのインダクタンス値および電流は、以下のように計算されます。

$$L_{MIN} = \frac{L_{1_{MIN}} \times L_{4_{MIN}}}{L_{1_{MIN}} + L_{4_{MIN}}}$$

および、

$$I_{LAVG} = I_{L1AVG} + I_{L2AVG}$$

ここで、 I_{LAVG} は、SEPIC構成の場合に相互接続した両方のインダクタを流れる総平均電流を表します。以後の各節では、SEPIC構成の計算にこれらの値を使用してください。

結合コンデンサC23は、そのピーク間リップルが最小入力電源電圧の2%以下になるように選択してください。これによって、L1、C23、およびL2で構成される直列共振回路によって生成される2次効果が、コンバータの通常動作に影響しないことが確保されます。次式を使用して、C23の最小値を計算してください。

$$C_{23} \geq \frac{I_{LED} \times D_{MAX}}{V_{IN_MIN} \times 0.02 \times f_{SW}}$$

ここで、C23は結合コンデンサの最小値(単位:F)、 I_{LED} はLED電流(単位:A)、係数の0.02は2%のリップルに対応します。

電流検出抵抗およびスロープ補償

電流検出抵抗(R_{CS})は、最も低い入力ライン電圧時に、内蔵MOSFET電流検出抵抗のピーク電圧が $0.9 \times 0.25V$ になるように選択してください。計算時には、CS端子のボンディングワイヤの抵抗値も考慮する必要があります。ボンディングワイヤの抵抗値は $13m\Omega$ (typ)です。実際に使用する R_{CS} の値は、計算結果の値より $15m\Omega$ 低い抵抗値になるようにしてください。電流検出抵抗を選択した後、内蔵の内部スロープ補償が適切であることを確認してください。実際の所望のスロープ補償ランプが内部スロープより大きい場合、所望のランプが内蔵の内部ランプより低くなるように電流検出抵抗およびインダクタの値を調整してください。選択した R_{CS} の値は、次の基準を満たすようにしてください。

$$0.23 > \frac{((V_{LED} - 2 \times V_{IN_MIN}) \times R_{CS} \times 2)}{L_{MIN} \times 3 \times f_{SW}}$$

(ブースト構成の場合)

$$0.23 > \frac{((V_{LED} - V_{IN_MIN}) \times R_{CS} \times 2)}{L_{MIN} \times 3 \times f_{SW}}$$

(SEPIC構成の場合)

特定の条件下では、調光パルス幅が $25\mu s$ に近いときに、ピーク電流制限によってLED電流のレギュレーション到達

が制限される可能性があります。LED電流がレギュレーション状態になるように、電流検出抵抗(R_{CS})を小さくしてください。

電流検出抵抗の実際の値を決定した後で、インダクタの飽和を防ぐためにインダクタのサイズ変更が必要になる場合があります。インダクタンス値は、以前に計算したままにしてください。

出力コンデンサの選択

全3つのコンバータポロジで、出力コンデンサはメインスイッチがオンのときに負荷電流を供給します。出力コンデンサの機能は、コンバータの出力リップルを許容可能なレベルに低減することです。LEDストリング電圧は定電流によって安定するため、出力電圧リップル全体が定電流シンク出力両端に現れます。MAX20070/MAX20070Bの場合、安定した出力電流を得るためにピーク間出力電圧リップルを $200mV$ に制限してください。

出力コンデンサのESR、ESL、およびバルク容量が出力リップルに寄与します。大部分のアプリケーションでは、低ESRセラミックコンデンサの使用によって出力ESRおよびESLの影響を大幅に低減することができます。ESLおよびESRの影響を低減するには、複数のセラミックコンデンサを並列に接続して必要なバルク容量を実現してください。PWM調光時の可聴ノイズを最小限に抑えるため、通常は出力のセラミックコンデンサの量を最小限に抑えます。その場合は、追加の電解またはタンタルコンデンサでバルク容量の大部分を提供します。100%の調光デューティサイクルでの動作時の出力リップル電圧を $100mV$ とすると、所望の出力容量は次式で与えられます。

$$C_{OUTRIPPLE} = \frac{I_{LED} \times D_{MAX}}{f_{SW} \times 0.1}$$

非常に狭いデューティサイクルまでの調光時に正常に動作させるための最小出力容量は、次式によって与えられます。

$$C_{OUTMIN} = \frac{1.25}{R_{16} \times f_{PWM} \times 0.25}$$

ここで、 R_{16} は図1のOVP抵抗分圧器の下側の抵抗で、 f_{PWM} は調光周波数です。実際に使用する容量は、 C_{OUTMIN} および $C_{OUTRIPPLE}$ の両方より高い値にしてください。

整流ダイオードの選択

ショットキー整流ダイオードを使用すると順電圧降下が減少し、逆回復時にMOSFETにかかる負荷が最小になります。逆回復時間の長いダイオードは、MOSFETのスイッチング損失を増大させます。電圧定格がブーストコンバータの最大出力電圧より20%高く、電流定格が次式で計算される値より大きいショットキーダイオードを選択してください。

$$I_D = I_{LED} \times 1.2$$

フィードバック補償

通常動作時、PWM調光時にLEDストリング電流がイネーブルされている場合、フィードバック制御ループは最小OUT_電圧を0.75Vに安定化します。PWM調光時にLED電流がオフの場合、制御ループはコンバータをオフにして、コンデンサ電圧(主として出力フィルタコンデンサ電圧および補償コンデンサ電圧)の形で安定状態の条件を保存します。PWM調光パルスが25μs以下の場合、フィードバックループはコンバータの出力電圧をOVPスレッシュホールドの95%に安定化します。

フィードバックループのワーストケース条件は、LEDドライバが通常モードで最小OUT_電圧を0.75Vに安定化している場合です。インダクタ電流が連続伝導モードの場合、ブースト構成ではスイッチングコンバータの小信号伝達関数に右半平面(RHP)ゼロが存在します。RHPゼロは20dB/decadeの利得とともに90°の位相遅延を付加しますが、これは補償が困難です。ワーストケースのRHPゼロ周波数(f_{ZRHP})は、以下の式で計算されます。

ブースト構成の場合：

$$f_{ZRHP} = \frac{V_{LED}(1-D_{MAX})^2}{2\pi \times L \times I_{LED}}$$

SEPIC構成の場合：

$$f_{ZRHP} = \frac{V_{LED}(1-D_{MAX})^2}{2\pi \times L \times I_{LED} \times D_{MAX}}$$

ここで、 f_{ZRHP} の単位はHz、 V_{LED} の単位はV、 L はL1のインダクタンス値で単位はH、 I_{LED} の単位はAです。このゼロを避ける簡素な方法は、-20dB/decadeのスロープを使用して、RHPゼロ周波数の1/5以下の周波数でループ利得を0dBに低下させることです。

スイッチングコンバータの小信号伝達関数には、出力ポールも存在します。実効出力インピーダンスおよび出力フィルタ容量によって出力ポール周波数(f_{P1})が決定され、以下の式で計算されます。

ブースト構成の場合：

$$f_{P1} = \frac{I_{LED}}{2 \times \pi \times V_{LED} \times C_{OUT}}$$

SEPIC構成の場合：

$$f_{P1} = \frac{I_{LED} \times D_{MAX}}{2 \times \pi \times V_{LED} \times C_{OUT}}$$

ここで、 f_{P1} の単位はHz、 V_{LED} の単位はV、 I_{LED} の単位はA、 C_{OUT} の単位はFです。補償部品(R_{COMP} および C_{COMP})は、2つの機能を実行します。 C_{COMP} は、ループ利得に-20dB/decadeのスロープを与える低周波数ポールを発生させます。 R_{COMP} は、 R_{COMP} と C_{COMP} によって形成されるゼロ以上の周波数に対してエラーアンプの利得を平坦化します。補償のため、このゼロは出力ポール周波数(f_{P1})に配置され、モジュレータとコンペンセータの組合せの応答に f_{P1} 以上の周波数で-20dB/decadeのスロープを提供します。

f_{P1} での総ループ利得を修正し、-20dB/decadeのスロープによって総ループ利得がRHPゼロ周波数の1/5の位置で0dBを通るようにするために必要な R_{COMP} の値は、以下の式で計算されます。

ブースト構成の場合：

$$R_{COMP} = \frac{f_{ZRHP} \times R_{CS} \times I_{LED}}{5 \times f_{P1} \times GM_{COMP} \times V_{LED} \times (1-D_{MAX})}$$

SEPIC構成の場合：

$$R_{COMP} = \frac{f_{ZRHP} \times R_{CS} \times I_{LED} \times D_{MAX}}{5 \times f_{P1} \times GM_{COMP} \times V_{LED} \times (1-D_{MAX})}$$

ここで、 R_{COMP} は補償抵抗(単位：Ω)、 f_{ZRHP} と f_{P1} の単位はHz、 R_{CS} はスイッチ電流検出抵抗(単位：Ω)、 GM_{COMP} はエラーアンプのトランスコンダクタンス(600μS)です。

C_{COMP} の値は、次のように計算されます。

$$C_{COMP} = \frac{1}{2\pi \times R_{COMP} \times f_{Z1}}$$

ここで、 f_{Z1} はクロスオーバー周波数の1/5に配置された補償ゼロで、さらにクロスオーバー周波数は f_{ZRHP} の1/5に設定されます。出力コンデンサが低ESRを備えていない場合、ESRゼロ周波数は0dBクロスオーバー周波数の範囲内になる可能性があります。同じ周波数に配置されるこのポールを相殺するため、追加のポールが必要になる場合があります。これは、通常は C_{COMP} および R_{COMP} と並列にコンデンサを接続することによって実装されます。

PCBレイアウトおよびガイドライン

適正な動作のためには、慎重なPCBレイアウトが重要になります。良好なPCBレイアウトのために、以下のガイドラインを使用してください。

- ブーストコンバータの大スイッチング電流接続によって作られる内部ループの面積を最小限に抑えてください。D13およびC23をデバイスの近くに配置することによって、LX端子とD13のアノード間、D13のカソードとC23間、およびC23とPGND端子間を接続する全トレースを可能な限り短くし、これらの接続内に含まれるループ領域を最小化してください。これらの接続には、短く太いトレースを使用してください。
- バックブーストコンバータの大スイッチング電流接続によって作られる内部ループの面積を最小限に抑えてください。C6、C1、およびD2をデバイスの近くに配置することによって、C1とINN端子間、LXN端子とD2のカソード間、D2のアノードとC6間、およびC1のグランド接続とC6間を接続する全トレースを可能な限り短くし、これらの接続内に含まれるループ領域を最小化してください。これらの接続には、短く太いトレースを使用してください。
- ブーストコンバータLEDドライバ(図2)の大スイッチング電流接続によって作られる内部ループの面積を最小限に抑えてください。D1およびC21をデバイスの近くに配置することによって、DRAIN端子とD1のアノード間、D1のカソードとC21間、およびC21とPGND端子間を接続する全トレースを可能な限り短くし、これらの接続内に含まれるループ領域を最小化してください。これらの接続には、短く太いトレースを使用してください。

- 大電流経路では、ビアの使用を避けてください。ビアが不可避の場合は、多数のビアを並列に使用して抵抗およびインダクタンスを低減してください。
- PGND端子、入力および出力コンデンサのグランド接続、チャージポンプコンデンサのグランド接続、およびバックブーストインダクタのグランド接続で構成された電力グランドアイランド(PGND)を作成してください。これらすべてを、短く太いトレースまたは小面積のグランドプレーンを使用して相互に接続してください。電源グランドトレースの太さを最大化することによって、効率が向上し、出力電圧リップルおよびノイズスパイクが低減します。GND端子、全フィードバック分圧器のグランド接続、IN、V_{CC}、REFのバイパスコンデンサのグランド接続、およびデバイスの裏面エクスポーズドパッドで構成されたアナロググランドプレーン(GND)を作成してください。
- PGND端子を裏面エクスポーズドパッドに直接接続することによって、GNDアイランドとPGNDアイランドを接続してください。これらの独立したグランドプレーン間で、それ以外の接続を行わないでください。
- フィードバック分圧器の抵抗は、できる限りそれぞれのフィードバック端子の近くに配置してください。フィードバック抵抗を接続するトレースは、それぞれのフィードバック端子までの長さをできる限り短くしてください。抵抗を遠くに配置すると、フィードバックトレースがアンテナになってスイッチングノイズを受信する可能性があります。LXP、LXN、DRAIN、DP、またはDNの各スイッチングノードの近くにフィードバックトレースを配線しないでください。
- IN、V_{CC}、BATT、およびREFのバイパスコンデンサを、できる限りデバイスの近くに配置してください。IN、V_{CC}、BATT、およびREFのバイパスコンデンサのグランド接続は、アナロググランドプレーンに直接接続するか、または太いトレースを使用してGND端子に直接接続してください。
- 最高の過渡応答を実現するために、出力コンデンサと負荷間のトレースは長さを最小限に抑え太さを最大限にしてください。
- 敏感な信号は、LXP、LXN、DRAIN、DP、およびDNの各スイッチングノードから遠ざけてください。必要に応じて、DCトレースをシールドとして使用してください。

型番

PART	TEMP RANGE	PIN-PACKAGE
MAX20070GTJ/V+	-40°C to +105°C	32 TQFN-EP*
MAX20070GTJA/V+	-40°C to +105°C	32 TQFN-EP*
MAX20070BGTJ/V+	-40°C to +105°C	32 TQFN-EP*
MAX20070BGTJA/V+	-40°C to +105°C	32 TQFN-EP*

/Vは車載認定製品を表します。

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。

*EP = エクスポーズドパッド

パッケージ

最新のパッケージ図面情報およびランドパターン(フットプリント)は www.maximintegrated.com/jp/packages を参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	外形図No.	ランドパターンNo.
32 TQFN	T3255+4	21-0140	90-0012

チップ情報

PROCESS: CMOS

改訂履歴

版数	改訂日	説明	改訂ページ
0	9/14	初版	—
1	10/14	「Electrical Characteristics (電気的特性)」の表のSEQ Bias Current (SEQ/バイアス電流)の最小値および最大値を4.5 μ A (min)および5.5 μ A (max)から4.75 μ A (min)および5.25 μ A (max)に変更、図5のR16の位置を修正	5, 17
2	12/14	調光比(5000:1から10000:1に)、「Electrical Characteristics」の表のFBP Internal-Divider Enable Threshold (FBP内蔵分圧器イネーブルスレッシュヨルド)を変更、「LEDドライバセクション」の項を調光比の変更に合わせて更新	1, 3, 24
3	6/15	MAX20070Bをデータシートに追加	1-34
4	8/15	f _{p1} ブースト/SEPIC式を更新、「型番」内MAX20070Bの開発中の製品の注を削除	31, 33
5	5/16	「Electrical Characteristics (電気的特性)」表を更新し開発中の製品の情報を追加、「TFTセクションのフォルト保護」と「型番」に開発中の製品の情報を追加	6-7, 25, 35
6	7/16	「型番」のMAX20070GTJA/V+とMAX20070BGTJA/V+から開発中の製品であることを示すマークを削除	34



マキシム・ジャパン株式会社 〒141-0032 東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F TEL: 03-6893-6600

Maxim Integratedは完全にMaxim Integrated製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。「Electrical Characteristics (電気的特性)」の表に示すパラメータ値(min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。