

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

概要

MAX1084/MAX1085は、高帯域幅トラック/ホールド及びシリアルインタフェースに高速変換、+2.5V内蔵リファレンス、低消費電力特性を加えた10ビットのアナログデジタルコンバータ(ADC)です。MAX1084は+4.5V~+5.5Vの単一電源で動作し、MAX1085は+2.7V~+3.6Vの単一電源で動作します。

3線シリアルインタフェースは外部ロジック無しでSPI™/QSPI™/MICROWIRE™機器に直接接続できます。本製品は外部シリアルインタフェースクロックを使用することにより逐次比較型のアナログデジタル変換を行います。


低電力に加えて、使いやすく小型パッケージのため、これらのコンバータはリモートセンサ及びデータ収集アプリケーション、あるいは電力消費及びスペースの条件が厳しいその他の回路に最適です。MAX1084/MAX1085は8ピンのSOPパッケージで提供されます。

これらの製品は高速バージョンのMAX1242/MAX1243とピンコンパチブルです。詳細については、該当するデータシートを参照して下さい。

アプリケーション

- ポータブルデータロギング
- データ収集
- 医療機器
- バッテリー駆動機器
- ペンディジタイザ
- プロセス制御

ピン配置



SPI及びQSPIはMotorola, Inc.の商標です。
MICROWIREはNational Semiconductor Corp.の商標です。


特長

- ◆ 単一電源動作
 - +4.5V~+5.5V(MAX1084)
 - +2.7V~+3.6V(MAX1085)
- ◆ 分解能：10ビット
- ◆ サンプリングレート：400ksps(MAX1084)
- ◆ 内部トラック/ホールド
- ◆ +2.5Vリファレンス内蔵
- ◆ 低電力：2.5mA (400ksps)
- ◆ 3線シリアルインタフェース：
 - SPI/QSPI/MICROWIRE
- ◆ ピンコンパチブルの高速アップグレード：
 - MAX1242/MAX1243
- ◆ パッケージ：8ピンSOP

型番

PART	TEMP. RANGE	PIN-PACKAGE	INL (LSB)
MAX1084ACSA	0°C to +70°C	8 SO	±1/2
MAX1084BCSA	0°C to +70°C	8 SO	±1
MAX1084AESA	-40°C to +85°C	8 SO	±1/2
MAX1084BESA	-40°C to +85°C	8 SO	±1
MAX1085ACSA	0°C to +70°C	8 SO	±1/2
MAX1085BCSA	0°C to +70°C	8 SO	±1
MAX1085AESA	-40°C to +85°C	8 SO	±1/2
MAX1085BESA	-40°C to +85°C	8 SO	±1

ファンクションダイアグラム



400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

ABSOLUTE MAXIMUM RATINGS

V_{DD} to GND-0.3V to +6V
 AIN to GND-0.3V to (V_{DD} + 0.3V)
 REF to GND-0.3V to (V_{DD} + 0.3V)
 Digital Inputs to GND.....-0.3V to +6V
 DOUT to GND-0.3V to (V_{DD} + 0.3V)
 DOUT Current.....±25mA

Continuous Power Dissipation (T_A = +70°C)
 8-Pin SO (derate 5.88mW/°C above +70°C)471mW
 Operating Temperature Ranges
 MAX1084_CSA/MAX1085_CSA.....0°C to +70°C
 MAX1084_ESA/MAX1085_ESA-40°C to +85°C
 Storage Temperature Range.....-60°C to +150°C
 Lead Temperature (soldering, 10s).....+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX1084

(V_{DD} = +4.5V to +5.5V, f_{SCLK} = 6.4MHz, 50% duty cycle, 16 clocks/conversion cycle (400ksps), 4.7μF capacitor at REF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY (Note 1)						
Resolution			10			Bits
Relative Accuracy (Note 2)	INL	MAX1084A			±0.5	LSB
		MAX1084B			±1.0	
Differential Nonlinearity	DNL	No missing codes over temperature			±1.0	LSB
Offset Error					±4.0	LSB
Gain Error (Note 3)					±3.0	LSB
Gain-Error Temperature Coefficient				±0.8		ppm/°C
DYNAMIC SPECIFICATIONS (100kHz sine wave, 2.5Vp-p, clock = 6.4MHz)						
Signal-to-Noise Plus Distortion Ratio	SINAD			60		dB
Total Harmonic Distortion	THD	Up to the 5th harmonic		-70		dB
Spurious-Free Dynamic Range	SFDR			70		dB
Intermodulation Distortion	IMD	f _{IN1} = 99kHz, f _{IN2} = 102kHz		76		dB
Full-Power Bandwidth		-3dB point		6		MHz
Full-Linear Bandwidth		SINAD > 58dB		350		kHz
CONVERSION RATE						
Conversion Time (Note 4)	t _{CONV}		2.5			μs
Track/Hold Acquisition Time	t _{ACQ}				468	ns
Aperture Delay				10		ns
Aperture Jitter				<50		ps
Serial Clock Frequency	f _{SCLK}		0.5		6.4	MHz
Duty Cycle			40		60	%
ANALOG INPUT (AIN)						
Input Voltage Range	V _{AIN}		0		2.5	V
Input Capacitance				18		pF

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

ELECTRICAL CHARACTERISTICS—MAX1084 (continued)

($V_{DD} = +4.5V$ to $+5.5V$, $f_{SCLK} = 6.4MHz$, 50% duty cycle, 16 clocks/conversion cycle (400ksps), 4.7 μF capacitor at REF, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
INTERNAL REFERENCE						
REF Output Voltage	V_{REF}	$T_A = +25^\circ C$	2.48	2.50	2.52	V
REF Short-Circuit Current				30		mA
REF Output Tempco	TC V_{REF}			± 15		ppm/ $^\circ C$
Load Regulation (Note 5)		0 to 1.0mA output load		0.1	2.0	mV/mA
Capacitive Bypass at REF			4.7		10	μF
DIGITAL INPUTS (SCLK, \overline{CS} , \overline{SHDN})						
Input High Voltage	V_{INH}		3.0			V
Input Low Voltage	V_{INL}				0.8	V
Input Hysteresis	V_{HYST}			0.2		V
Input Leakage	I_{IN}	$V_{IN} = 0$ or V_{DD}			± 1	μA
Input Capacitance	C_{IN}			15		pF
DIGITAL OUTPUT (DOUT)						
Output Voltage Low	V_{OL}	$I_{SINK} = 5mA$			0.4	V
Output Voltage High	V_{OH}	$I_{SOURCE} = 1mA$	4			V
Three-State Leakage Current	I_L	$\overline{CS} = 5V$			± 10	μA
Three-State Output Capacitance	C_{OUT}	$\overline{CS} = 5V$		15		pF
POWER SUPPLY						
Positive Supply Voltage (Note 6)	V_{DD}		4.5		5.5	V
Positive Supply Current (Note 7)	I_{DD}	$V_{DD} = 5.5V$		2.5	4.0	mA
Shutdown Supply Current	I_{SHDN}	SCLK = V_{DD} , $\overline{SHDN} = GND$		2	10	μA
Power-Supply Rejection	PSR	$V_{DD} = 5V \pm 10\%$, midscale input		± 0.5	± 2.0	mV

ELECTRICAL CHARACTERISTICS—MAX1085

($V_{DD} = +2.7V$ to $+3.6V$, $f_{SCLK} = 4.8MHz$, 50% duty cycle, 16 clocks/conversion cycle (300ksps), 4.7 μF capacitor at REF, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY (Note 1)						
Resolution			10			Bits
Relative Accuracy (Note 2)	INL	MAX1085A			± 0.5	LSB
		MAX1085B			± 1.0	
Differential Nonlinearity	DNL	No missing codes over temperature			± 1.0	LSB
Offset Error					± 3.0	LSB
Gain Error (Note 3)					± 3.0	LSB
Gain-Error Temperature Coefficient				± 1.6		ppm/ $^\circ C$

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

ELECTRICAL CHARACTERISTICS—MAX1085 (continued)

($V_{DD} = +2.7V$ to $+3.6V$, $f_{SCLK} = 4.8MHz$, 50% duty cycle, 16 clocks/conversion cycle (300ksps), $4.7\mu F$ capacitor at REF, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DYNAMIC SPECIFICATIONS (75kHz sinewave, 2.5Vp-p, $f_{SAMPLE} = 300ksps$, $f_{SCLK} = 4.8MHz$)						
Signal-to-Noise Plus Distortion Ratio	SINAD			60		dB
Total Harmonic Distortion	THD	Up to the 5th harmonic		-70		dB
Spurious-Free Dynamic Range	SFDR			70		dB
Intermodulation Distortion	IMD	$f_{IN1} = 99kHz$, $f_{IN2} = 102kHz$		76		dB
Full-Power Bandwidth		-3dB point		3		MHz
Full-Linear Bandwidth		SINAD > 58dB		250		kHz
CONVERSION RATE						
Conversion Time (Note 4)	t_{CONV}		3.3			μs
Track/Hold Acquisition Time	t_{ACQ}				625	ns
Aperture Delay				10		ns
Aperture Jitter				<50		ps
Serial Clock Frequency	f_{SCLK}		0.5		4.8	MHz
Duty Cycle			40		60	%
ANALOG INPUT						
Input Voltage Range	V_{AIN}		0		2.5	V
Input Capacitance	C_{IN}			18		pF
INTERNAL REFERENCE						
REF Output Voltage	V_{REF}	$T_A = +25^\circ C$	2.48	2.50	2.52	V
REF Short Circuit Current				15		mA
REF Output Tempco	TC V_{REF}			± 15		ppm/ $^\circ C$
Load Regulation (Note 5)		0 to 0.75mA output load		0.1	2.0	mV/mA
Capacitive Bypass at REF			4.7		10	μF
DIGITAL INPUTS (SCLK, \overline{CS} , \overline{SHDN})						
Input High Voltage	V_{INH}		2.0			V
Input Low Voltage	V_{INL}				0.8	V
Input Hysteresis	V_{HYST}			0.2		V
Input Leakage	I_{IN}	$V_{IN} = 0$ or V_{DD}			± 1	μA
Input Capacitance	C_{IN}			15		pF
DIGITAL OUTPUTS (DOUT)						
Output Voltage Low	V_{OL}	$I_{SINK} = 5mA$			0.4	V
Output Voltage High	V_{OH}	$I_{SOURCE} = 0.5mA$	$V_{DD} - 0.5V$			V
Three-State Leakage Current	I_L	$\overline{CS} = 3V$			± 10	μA
Three-State Output Capacitance	C_{OUT}	$\overline{CS} = 3V$		15		pF
POWER SUPPLY						
Positive Supply Voltage (Note 6)	V_{DD}		2.7		3.6	V
Positive Supply Current (Note 7)	I_{DD}	$V_{DD} = 3.6V$		2.5	3.5	mA
Shutdown Supply Current	I_{SHDN}	$SCLK = V_{DD}$, $\overline{SHDN} = GND$		2	10	μA
Power-Supply Rejection	PSR	$V_{DD} = 2.7V$ to $3.6V$, midscale input		± 0.5	± 2.0	mV

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

TIMING CHARACTERISTICS—MAX1084

(Figures 1, 2, 8, 9; $V_{DD} = +4.5V$ to $+5.5V$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK Period	t_{CP}		156			ns
SCLK Pulse Width High	t_{CH}		62			ns
SCLK Pulse Width Low	t_{CL}		62			ns
\overline{CS} Fall to SCLK Rise Setup	t_{CSS}		35			ns
SCLK Rise to \overline{CS} Rise Hold	t_{CSH}		0			ns
SCLK Rise to \overline{CS} Fall Ignore	t_{CSO}		35			ns
\overline{CS} Rise to SCLK Rise Ignore	t_{CS1}		35			ns
SCLK Rise to DOUT Hold	t_{DOH}	$C_{LOAD} = 20pF$	10			ns
SCLK Rise to DOUT Valid	t_{DOV}	$C_{LOAD} = 20pF$			80	ns
\overline{CS} Rise to DOUT Disable	t_{DOD}	$C_{LOAD} = 20pF$	10		65	ns
\overline{CS} Fall to DOUT Enable	t_{DOE}	$C_{LOAD} = 20pF$			65	ns
\overline{CS} Pulse Width High	t_{CSW}		100			ns

TIMING CHARACTERISTICS—MAX1085

(Figures 1, 2, 8, 9; $V_{DD} = +2.7V$ to $+3.6V$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK Period	t_{CP}		208			ns
SCLK Pulse Width High	t_{CH}		83			ns
SCLK Pulse Width Low	t_{CL}		83			ns
\overline{CS} Fall to SCLK Rise Setup	t_{CSS}		45			ns
SCLK Rise to \overline{CS} Rise Hold	t_{CSH}		0			ns
SCLK Rise to \overline{CS} Fall Ignore	t_{CSO}		45			ns
\overline{CS} Rise to SCLK Rise Ignore	t_{CS1}		45			ns
SCLK Rise to DOUT Hold	t_{DOH}	$C_{LOAD} = 20pF$	13			ns
SCLK Rise to DOUT Valid	t_{DOV}	$C_{LOAD} = 20pF$			100	ns
\overline{CS} Rise to DOUT Disable	t_{DOD}	$C_{LOAD} = 20pF$	13		85	ns
\overline{CS} Fall to DOUT Enable	t_{DOE}	$C_{LOAD} = 20pF$			85	ns
\overline{CS} Pulse Width High	t_{CSW}	$C_{LOAD} = 20pF$	100			ns

Note 1: Tested at $V_{DD} = V_{DD,MIN}$.

Note 2: Relative accuracy is the deviation of the analog value at any code from its theoretical value after the full-scale range has been calibrated.

Note 3: Internal reference, offset, and reference errors nulled.

Note 4: Conversion time is defined as the number of clock cycles multiplied by the clock period; clock has 50% duty cycle.

Note 5: External load should not change during conversion for specified accuracy. Guaranteed specification limit of 2mV/mA due to production test limitation.

Note 6: Electrical characteristics are guaranteed from $V_{DD,MIN}$ to $V_{DD,MAX}$. For operations beyond this range, see *Typical Operating Characteristics*.







Note 7: MAX1084 tested with 20pF on DOUT and $f_{SCLK} = 6.4MHz$, 0 to 5V. MAX1085 tested with same loads, $f_{SCLK} = 4.8MHz$, 0 to 3V. DOUT = full scale.

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

標準動作特性

(MAX1084: $V_{DD} = +5.0V$, $f_{SCLK} = 6.4MHz$; MAX1085: $V_{DD} = +3.0V$, $f_{SCLK} = 4.8MHz$; $C_{LOAD} = 20pF$, $4.7\mu F$ capacitor at REF, $T_A = +25^\circ C$, unless otherwise noted.)







400ksp/s/300ksp/s、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

標準動作特性(続き)

(MAX1084: $V_{DD} = +5.0V$, $f_{SCLK} = 6.4MHz$; MAX1085: $V_{DD} = +3.0V$, $f_{SCLK} = 4.8MHz$; $C_{LOAD} = 20pF$, $4.7\mu F$ capacitor at REF, $T_A = +25^\circ C$, unless otherwise noted.)



端子説明

端子	名称	機能
1	V_{DD}	正電源電圧
2	AIN	サンプリングアナログ入力。範囲は0 ~ V_{REF} 。
3	\overline{SHDN}	アクティブローシャットダウン入力。 \overline{SHDN} をローにすると、消費電流 $2\mu A$ (typ)までシャットダウンされます。
4	REF	アナログデジタル変換用のリファレンス電圧。内部2.5Vリファレンス出力。4.7 μF コンデンサでバイパスして下さい。
5	GND	アナログ及びデジタルグランド
6	DOUT	シリアルデータ出力。データの状態はSCLKの立上りエッジで変化します。 \overline{CS} がハイの時、ハイインピーダンスになります。
7	\overline{CS}	アクティブローのチップセレクト。立下りエッジで変換を開始します。 \overline{CS} がハイの時、DOUTはハイインピーダンスになります。
8	SCLK	シリアルクロック入力。変換プロセスを駆動し、最大6.4MHz(MAX1084)又は4.8MHz(MAX1085)のレートでデータをクロックアウトします。

400kpsps/300kpsps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵




図1. DOUTイネーブル時間用の負荷回路




図2. DOUTディセーブル時間用の負荷回路

詳細

コンバータの動作

MAX1084/MAX1085は、入力トラック/ホールド(T/H)及び逐次比較レジスタ(SAR)回路を使用してアナログ入力信号をデジタル10ビット出力に変換します。図3に、MAX1084/MAX1085の最もシンプルな構成を示します。内部リファレンスは2.5Vにトリミングされています。シリアルインタフェースは、僅か3本(SCLK、 \overline{CS} 、DOUT)のデジタルラインを必要とするだけの簡単なマイクロプロセッサ(μP)へのインタフェースとなっています。

MAX1084/MAX1085には、通常及びシャットダウンの2つの動作モードがあります。 \overline{SHDN} をローにすると素子がシャットダウンし、消費電流が2 μA (typ)まで低減します。 \overline{SHDN} をハイにすると、素子は通常動作モードになります。 \overline{CS} をローにすると、SCLKで駆動される変換が開始されます。変換結果はユニポーラシリアルフォーマットでDOUTに出力されます。シリアルデータストリームは、3つのゼロに続き、MSBを先頭としたデータビットで構成されます。DOUTの遷移は全て、SCLKの立上りエッジの20ns後に発生します。図8及び図9に、インタフェースのタイミングを示します。

アナログ入力

図4に、ADCのコンパレータのサンプリング構造を示します。フルスケールの入力電圧は、内蔵リファレンス($V_{REF} = +2.5V$)により設定されます。

トラック/ホールド

トラックモードでは、アナログ信号が取り込まれて内部ホールドコンデンサに蓄積されます。ホールドモードでは、T/Hスイッチが開いてADCのSAR部分の入力を一定に維持します。

アキュイジション中は、アナログ入力AINによりコンデンサ C_{HOLD} が充電されます。 \overline{CS} をローにするとアキュイジション期間が終了します。この瞬間にT/Hスイッチによって C_{HOLD} の入力側がGNDに切り替わります。 C_{HOLD} に保持されている電荷は入力のサンプルを表し、コンパレータの入力におけるノードZEROを不平衡にします。

ホールドモードでは、容量性デジタルアナログコンバータ(DAC)が、変換サイクルの残りの時間で、ノードZEROを10ビット分解能の限界内で0Vに調節します。この動作は、電荷を C_{HOLD} からバイナリ重み付の容量性DACに移すことと等価です。この結果としてアナログ入力信号のデジタル表現が生成されます。変換の最後では、 C_{HOLD} の入力側がAINに再び切り替えられ、 C_{HOLD} は再び入力信号まで充電されます。

400kps/300kps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

T/Hが入力信号を取込むために要する時間は、入力コンデンサが充電される速度の関数です。入力信号のソースインピーダンスが高いとアキュイジション時間は長くなるため、変換と変換の間隔を長くする必要があります。アキュイジション時間 t_{ACQ} は素子が信号を取込むために要する最大時間であり、信号の取込みに対して必要な最小時間でもあります。アキュイジション時間は次式で計算されます。

$$t_{ACQ} = 7(R_S + R_{IN}) \times 12\text{pF}$$

ここで、 $R_{IN} = 800\ \Omega$ 、 R_S = 入力信号のソースインピーダンス、そして t_{ACQ} は必ず468ns(MAX1284)又は625ns(MAX1085)以上です。ソースインピーダンスが4k Ω 以下であれば、ADCのAC性能に大きな影響はありません。

アナログ入力に0.01 μF のコンデンサを接続することにより、これ以上のソースインピーダンスも可能となります。入力コンデンサと入力ソースインピーダンスによってRCフィルタが形成されるため、ADCの入力信号帯域幅が制限されることに注意して下さい。

入力帯域幅

ADCの入力トラック回路の小信号帯域幅は6MHz(MAX1084)又は3MHz(MAX1085)であるため、アンダーサンプリング技法を使用することにより、帯域幅がADCのサンプリングレートを超える周期信号を測定し、高速トランジェント現象を数値化できます。不要な高周波信号のエイリアシングが目的の周波数帯域に入るのを防ぐために、アンチエイリアシングフィルタリングを使用することを推奨します。

アナログ入力保護

内部保護ダイオードがアナログ入力を V_{DD} とGNDにクランプしているため、入力は $(GND - 0.3V) \sim (V_{DD} + 0.3V)$ の範囲で損傷を起こすことなくスイングできます。

アナログ入力電源を50mV以上越えた場合は、入力電流を2mA以下に制限して下さい。

内部リファレンス

MAX1084/MAX1085には、2.5Vにトリミングされた電圧リファレンスが内蔵されています。この内部リファレンス出力はREFに接続され、内部容量性DACの駆動にも使用されます。この出力は他の部品用のリファレンス電圧源として使用することが可能で、最大で800 μA まで供給できます。REFは4.7 μF のコンデンサでバイパスして下さい。より容量の大きいコンデンサを使用すると、シャットダウンモードからウェイクアップする時間が長くなってしまいます(「SHDN使用による消費電流の低減」の項を参照)。シャットダウンモード($\overline{\text{SHDN}} = 0$)では内部リファレンスはディセーブルされます。




図3. 標準動作回路




図4. 等価入力回路

シリアルインタフェース

パワーアップ後の初期化及び変換開始

電源が最初に投入される時に $\overline{\text{SHDN}}$ がローでない場合には、完全に放電状態の4.7 μF のリファレンスバイパス用コンデンサを規定精度が保証されるまで十分に充電させるために、最高1.4msの時間が必要です。この期間中は変換を行わないで下さい。

変換を開始するには、 $\overline{\text{CS}}$ をローにして下さい。 $\overline{\text{CS}}$ の立下りエッジでT/Hがホールドモードに入り、変換が開始されます。その後、データが外部クロックによってシリアルにシフトアウトされます。

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

SHDN使用による消費電流の低減

MAX1084/MAX1085を変換と変換との間でシャットダウンすることによって、消費電力を大幅に低減できます。これは図6の平均消費電流対変換レートのグラフに示されています。ウェイクアップ時間 t_{WAKE} は、SHDNが解除されてから変換が開始されるまでの時間です(図5)。外部4.7 μ Fリファレンスバイパスコンデンサはシャットダウン中にゆっくりと電荷を失うため、このウェイクアップ時間はシャットダウン時間により異なり(図7)、最大で1.4msかかります。

タイミング及び制御

変換開始及びデータ読取り動作は、 \overline{CS} 及びSCLKデジタル入力によって制御されます。図8及び図9のタイミング図に、シリアルインタフェースの動作がまとめられています。

\overline{CS} の立下りエッジにより変換シーケンスが開始されます。T/H段が入力電圧を保持し、ADCが変換を始め、DOUTがハイインピーダンスからロジックローに変わります。変換プロセスの駆動にはSCLKが使用され、変換の各ビットが決定されるたびにデータをシフトアウトします。

3番目のSCLKパルスの立上りエッジの後に、SCLKがデータのシフトアウトを開始します。DOUTは各SCLKの各立上りエッジの後で20ns遷移します。3番目の立上りクロックエッジで変換のMSBがDOUTに出力され、残りのビットがそれに続きます。データビットが12個、先行のゼロが3個あるため、これらのビットをシフトアウトするには少なくとも15個のクロック立上りエッジが必要です。変換結果がクロックアウトされた後で \overline{CS} の立上りエッジの前にある余分のクロックパルスは、DOUTにゼロの列を生成するだけでコンバータの動作には影響しません。

変換のLSBを読んだ後に \overline{CS} をハイにして下さい。スループットを最大にするには、仕様で指定された最小時間(t_{CS})の後、 \overline{CS} を再びローにして次の変換を開始できます。

出力コーディング及び伝達関数

MAX1084/MAX1085のデータ出力はバイナリです。図10は、公称伝達関数を示しています。コード遷移は隣合う整数LSB値同士の間差点で起こります。 $V_{REF} = 2.5V$ である場合、 $1LSB = 2.44mV$ 、即ち $2.5V/1024$ です。

アプリケーション情報

標準インタフェースへの接続

MAX1084/MAX1085シリアルインタフェースは、SPI、QSPI及びMICROWIREと完全にコンパチブルです(図11)。

シリアルインタフェースが使用できる場合は、CPUのシリアルインタフェースをマスターモードに設定してCPUがシリアルクロックを発生できるようにします。選択できるクロック周波数は、6.4MHz(MAX1084)又は4.8MHz(MAX1085)までです。

- 1) CPUの汎用I/Oラインを使用して \overline{CS} をローにします。SCLKはローに維持します。
- 2) SCLKを少なくとも13クロックサイクル作動させます。最初の2クロックはDOUTでゼロを生成します。DOUT出力データはSCLK立上りエッジの後で20ns遷移し、MSBを先頭にしたフォーマットで出力されます。SCLKからDOUTへの有効なタイミング特性を守って下さい。データはSCLKの立下りエッジまたは立上りエッジで μP にクロックインできます。




図5. シャットダウンシーケンス

400ksp/s/300ksp/s、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085




図6. 消費電流対変換レート




図7. リファレンスのパワーアップ対シャットダウン時間




図8. インタフェースのタイミングシーケンス




図9. シリアルインタフェースのタイミング詳細図

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085




図10. ユニポーラ伝達関数、フルスケール(FS) = $V_{REF} - 1LSB$ 、ゼロスケール(ZS) = GND

- 3) 13番目の立上りクロックエッジ以後に \overline{CS} をハイにします。 \overline{CS} がローに留まる場合は、LSBの後に2つのサブビット及びその後ゼロの列がクロックアウトされます。
- 4) $\overline{CS} =$ ハイの状態、仕様で指定された最小時間 t_{CS} だけ待った後に \overline{CS} をローにして新しい変換を開始します。変換が完了する前に \overline{CS} をハイにして変換を中断した場合は、新しい変換を開始する前に最小アキュイジション時間 t_{ACQ} の間待ちます。 \overline{CS} はデータビットが全てクックアウトされるまでローに保持する必要があります。

図8に示すように、データは2バイトずつ、又は連続的に出力できます。これらのバイトは先頭のゼロ3つに続き、2つのサブビット、及び \overline{CS} がローに維持されてSCLKがまだ作動している場合は0の列が付加された変換結果となります。

SPI及びMicrowire

SPI又はQSPIを使用する場合はCPOL = 0及びCPHA = 0に設定します。変換は \overline{CS} の立下りエッジで開始されます。DOUTがローになって変換が進行中であることが通知されます。ADCから完全な10+2ビットを取り出すには、2つの連続した1バイト読取り動作が必要です。DOUTの出力データはSCLKの立上りエッジで遷移し、その後の立上りエッジで μP にクロックインされます。

最初のバイトには、先頭の3つのゼロ、及び5ビットの変換結果が含まれます。2番目のバイトは残りの5ビット、2つのサブビット、及びその後の1つのゼロが含まれます。接続については図11、タイミングについては図12を参照して下さい。




図11. MAX1084/MAX1085への一般的なシリアルインタフェース接続

QSPI

SPIは、ADCから10ビットのデータを取込むために2つの1バイト読取り動作を必要としますが、QSPIではデータをクロックインするために必要なクロックサイクル数を最小限に抑えることができます。MAX1084/MAX1085は、10ビットのデータをクロックアウトするために μP からのクロックを13サイクル分必要とします。さらにクロックサイクルが続くと、2つのサブビット及びその後ゼロの列が続きます。図13は、CPOL = 0及びCPHA = 1を使用した伝達を示しています。変換結果は、2つのゼロに続いてMSBを先頭にしたフォーマットでの10ビットのデータを含んでいます。

レイアウト及びグランド

最高の性能を得るために、プリント回路基板を使用して下さい。ワイヤラップボードは推奨できません。ボードレイアウトは、デジタル信号ラインとアナログ信号ラインが分離されるようにして下さい。アナログとデジタル(特にクロック)ラインを互いに平行に走らせないで下さい。又、デジタルラインがADCパッケージの下に来ないようにして下さい。

400kps/300kps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

図14は、奨励されるシステムグランド接続を示したものです。ロジックグランドとは別の、シングルポイントのアナロググランド(星形グランドポイント)を確立して下さい。

さらにノイズを削減するために、その他のアナロググランド全て及びGNDをこの星形グランドポイントに接続して下さい。このシングルポイントアナロググランドには、他のデジタルシステムグランドは接続しないで下さい。ノイズのない動作を行うためには、このグランドに対する電源へのグランド線のインピーダンスをローにし、グランド線をできるだけ短くする必要があります。V_{DD}電源における高周波ノイズがADCの高速コンパレータに影響を及ぼす場合があります。この電源を0.1μF及び10μFのバイパスコンデンサでシングルポイントのアナロググランドにバイパスして下さい。電源のノイズをできるだけ抑制するために、コンデンサ線の長さは最小限にして下さい。電源のノイズの影響を削減するために、10Ωの抵抗を低域フィルタとして接続することもできます(図14)。

定義

積分非直線性

積分非直線性(INL)は、実際の伝達関数値の直線からの偏差です。この直線は、最良の直線フィット(実際の伝達曲線に最も近い近似)あるいはオフセット及び利得

誤差をヌル(ゼロ)にした後に、伝達関数の終点間を結んだ線です。MAX1084/MAX1085の静的直線性パラメータは、エンドポイント方法を使用して計測されます。

微分非直線性

微分非直線性(DNL)は、実際のステップの高さと1LSBの理想的な値の間の差です。1LSB以下のDNLエラー仕様は、欠けているコードがないことと、単調伝達関数を保証します。

アパーチャジッタ

アパーチャジッタ(t_{AJ})はサンプル間の時間のサンプルごとの変動です。

アパーチャ遅延

アパーチャ遅延(t_{AD})は、CSの立下りエッジと、実際にサンプリングが行われた瞬間との間の時間です。

信号対雑音比

デジタルサンプルから完全に再形成された波形では、信号対雑音比(SNR)はフルスケールのアナログ入力(RMS値)とRMS量子化エラー(残留エラー)の比率です。理論上の最小アナログデジタルノイズは量子化エラーが原因で、次のようにADCの分解能(Nビット)から直接発生します。

$$SNR = (6.02 \times N + 1.76) \text{dB}$$




図12. SPI/MICROWAVEシリアルインタフェースタイミング(CPOL = CPHA = 0)




図13. QSPIシリアルインタフェースタイミング(CPOL = 0、CPHA = 1)

400ksps/300ksps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085




図14. 電源のグランド状態

実際には、サーマルノイズ、リファレンスノイズ、クロックジッタなど、量子化ノイズ以外のノイズ源が存在します。従って、SNRIはRMS信号とRMSノイズの比率を使用して計算されます。この比率には、スペクトラム部品全てから、基本周波数、最初の5つの高調波、及びDCオフセットを差し引いたものが含まれます。

信号対雑音+歪み

信号対雑音+歪み(SINAD)は、基本入力周波数のRMS振幅と、その他全てのADC出力信号のRMS等価の比率です。

$$\text{SINAD(dB)} = 20 \times \log (\text{信号RMS} / \text{ノイズRMS})$$

有効ビット数

有効ビット数(ENOB)は、特定の入力周波数及びサンプリングレートにおけるADCのグローバル精度を示します。ADCのエラーは量子化ノイズのみを含んでいることが理想的です。ADCのフルスケール範囲に等しい入力範囲を使用して、次のように有効ビット数を計算して下さい。

$$\text{ENOB} = (\text{SINAD} - 1.76) / 6.02$$

全高調波歪み

全高調波歪み(THD)は、入力信号の最初の5つの高調波のRMS合計と、基本周波数そのものとの比率です。これは次のように表現されます。

$$\text{THD} = 20 \times \text{LOG} \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2}}{V_1}$$

ここで、V1は基本周波数の振幅で、V2~V5はそれぞれ2次~5次高調波の振幅です。

スプリアスフリーダイナミックレンジ

スプリアスフリーダイナミックレンジ(SFDR)は、基本周波数(最大信号部品)のRMS振幅と、次に大きい歪みを持つ部品のRMS値との比率です。


チップ情報

TRANSISTOR COUNT: 4286
PROCESS: BICMOS

400kps/300kps、単一電源、低電力、シリアル10ビットADCリファレンス内蔵

パッケージ

MAX1084/MAX1085



	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.053	0.069	1.35	1.75
A1	0.004	0.010	0.10	0.25
B	0.014	0.019	0.35	0.49
C	0.007	0.010	0.19	0.25
e	0.050		1.27	
E	0.150	0.157	3.80	4.00
H	0.228	0.244	5.80	6.20
h	0.010	0.020	0.25	0.50
L	0.016	0.050	0.40	1.27

	INCHES		MILLIMETERS		N	MS012
	MIN	MAX	MIN	MAX		
D	0.189	0.197	4.80	5.00	8	A
D	0.337	0.344	8.55	8.75	14	B
D	0.386	0.394	9.80	10.00	16	C

NOTES:

1. D&E DO NOT INCLUDE MOLD FLASH
2. MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .15mm (.006")
3. LEADS TO BE COPLANAR WITHIN .102mm (.004")
4. CONTROLLING DIMENSION: MILLIMETER
5. MEETS JEDEC MS012-XX AS SHOWN IN ABOVE TABLE
6. N = NUMBER OF PINS

 <small>120 SAN CARROLL DR. SUNNYVALE CA 94086 FAX (415) 737-7794</small> <small>PROPRIETARY INFORMATION</small>	PACKAGE FAMILY OUTLINE: SOIC .150"		21-0041 A
			<small>DOCUMENT CONTROL NUMBER REV</small>

400ksps/300ksps、単一電源、低電力、 シリアル10ビットADCリファレンス内蔵

MAX1084/MAX1085

NOTES

販売代理店

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。

16 _____ Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2000 Maxim Integrated Products

MAXIM is a registered trademark of Maxim Integrated Products.