

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902

概要

DS3902は、デュアル、不揮発性(NV)、低温度係数のユーザが選択可能な256ポジションのデジタル可変抵抗器です。DS3902は2.4V~5.5Vの広い電源範囲で動作し、このデバイスとの通信はI²C™対応のシリアルインタフェースを介して行われます。DS3902スレーブアドレスは、内部アドレス設定によって128個のアドレスの1つに設定することができます。DS3902は、低コストで小型であるため、従来の機械的なトリミング抵抗器の置換品として最適です。

アプリケーション

- 光トランシーバ
- 光トランスポンダ
- 計測及び産業用制御
- RFパワーアンプ
- オーディオパワーアンプのバイアス
- 機械式可変抵抗器及びDIPスイッチの置換

特長


- ◆ デュアル256ポジションリニアデジタル抵抗器
- ◆ 50kΩ/30kΩまたは50kΩ/15kΩが入手可能
- ◆ 抵抗器の設定値はNVメモリに格納
- ◆ 温度係数が小
- ◆ I²C対応シリアルインタフェース
- ◆ 広い動作電圧範囲：2.4V~5.5V
- ◆ ソフトウェアによる書き込み保護
- ◆ ユーザEEPROMメモリ
- ◆ プログラマブルスレーブアドレス
- ◆ 動作温度範囲：-40°C~+95°C
- ◆ 小型8ピンμSOPパッケージ

型番

PART	RESISTOR VALUES (R0, R1)	TOP BRAND	PIN-PACKAGE
DS3902U-530	30kΩ, 50kΩ	3902A	8 μSOP
DS3902U-515	15kΩ, 50kΩ	3902B	8 μSOP

* テープ&リールについては、型番に/T&Rを追記してください。

標準動作回路



ピン配置はデータシートの最後に記載されています。

Maxim Integrated Products, Inc.または二次ライセンスを受けている同社の関連会社からI²C部品を購入することにより、これらの部品をI²Cシステムで使用するためのPhilips社のI²C特許権に基づくライセンスが許諾されたこととなります。但し、システムがPhilips社により定義されたI²C標準規格に合致していることを必要とします。

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902

ABSOLUTE MAXIMUM RATINGS

Voltage Range on VCC, SDA, SCL, H0,
and H1 Relative to Ground-0.5V to +6.0V
Voltage Range on ADD_SEL Relative
to Ground-0.5V to (VCC + 0.5V), not to exceed 6.0V
Resistor Current3mA

Operating Temperature Range-40°C to +95°C
Programming Temperature Range0°C to +70°C
Storage Temperature Range-55°C to +125°C
Soldering TemperatureSee IPC/JEDEC
J-STD-020A Specification

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

RECOMMENDED DC OPERATING CONDITIONS

(T_A = -40°C to +95°C)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Voltage	V _{CC}	(Note 1)	+2.4		+5.5	V
Input Logic 1 (SDA, SCL, ADD_SEL)	V _{IH}		0.7 x V _{CC}		V _{CC} + 0.3	V
Input Logic 0 (SDA, SCL, ADD_SEL)	V _{IL}		-0.3		+0.3 x V _{CC}	V
Resistor Inputs	H0, H1		-0.3		+5.5	V
Resistor Current	I _{RES}				3	mA

DC ELECTRICAL CHARACTERISTICS

(V_{CC} = +2.4V to +5.5V, T_A = -40°C to +95°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Standby Current	I _{STBY}	(Note 2)			200	μA
Input Leakage	I _L		-1		+1	μA
Low-Level Output Voltage (SDA)	V _{OL1}	3mA sink current	0		0.4	V
	V _{OL2}	6mA sink current	0		0.6	

ANALOG RESISTOR CHARACTERISTICS

(V_{CC} = +2.4V to +5.5V, T_A = -40°C to +95°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Resistance Tolerance		T _A = +25°C	-20		+20	%
Position 0 Resistance				160	250	Ω
Absolute Linearity		(Note 3)	-1		+1	LSB
Relative Linearity		(Note 4)	-0.75		+0.75	LSB
Temperature Coefficient		At position FFh. (Notes 5, 6)	-300		+300	ppm/°C
High-Impedance Resistor Current	I _{RHIZ}	H0, H1 = V _{CC}	-1		+1	μA

AC ELECTRICAL CHARACTERISTICS (Figure 1)

(VCC = +2.4V to +5.5V, TA = -40°C to +95°C, unless otherwise noted. Timing referenced to VIL(MAX) and VIH(MIN).)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCL Clock Frequency	fSCL	(Note 7)	0		400	kHz
Bus Free Time Between STOP and START Conditions	tBUF		1.3			μs
Hold Time (Repeated) START Condition	tHD:STA		0.6			μs
Low Period of SCL	tLOW		1.3			μs
High Period of SCL	tHIGH		0.6			μs
Data Hold Time	tHD:DAT		0		0.9	μs
Data Setup Time	tSU:DAT		100			μs
Start Setup Time	tSU:STA		0.6			μs
SDA and SCL Rise Time	tR	(Note 8)	20 + 0.1 × CB		300	ns
SDA and SCL Fall Time	tF	(Note 8)	20 + 0.1 × CB		300	ns
Stop Setup Time	tSU:STO		0.6			μs
SDA and SCL Capacitive Loading	CB	(Note 8)			400	pF
EEPROM Write Time	tWR	(Note 9)			10	ms
Input Capacitance	CI			5		pF
Startup Time	tST	(Note 6)			2	ms

NONVOLATILE MEMORY CHARACTERISTICS

(VCC = +2.4V to +5.5V, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
EEPROM Writes		+70°C (Note 6)	50,000			

Note 1: All voltages referenced to ground.

Note 2: I_{STBY} specified for the inactive state measured with SDA = SCL = VCC, ADD_SEL = GND, and with H0 and H1 floating.

Note 3: Absolute linearity is the difference of measured value from expected value at resistor position. Expected value is from the measured minimum position to measured maximum position.

Note 4: Relative linearity is the deviation of an LSB resistor setting change vs. the expected LSB change. Expected LSB slope of the straight line is the typical operating curves from the measured minimum position to measured maximum position.

Note 5: See the *Typical Operating Characteristics* section.

Note 6: Guaranteed by design.

Note 7: Timing shown is for fast-mode (400kHz) operation. This device is also backward-compatible with I2C standard mode.

Note 8: CB—total capacitance of one bus line in picofarads.










Note 9: EEPROM write begins after a STOP condition occurs.

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902





標準動作特性

($V_{CC} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)



標準動作特性(続き)

(VCC = +3.3V, TA = +25°C, unless otherwise noted.)



ユーザEEPROM内蔵 デュアルNV可変抵抗器

端子説明

端子	名称	機能
1	H0	抵抗器0ハイ端子
2	SDA	I ² Cシリアルデータオープンドレイン 入力/出力
3	SCL	I ² Cシリアルクロック入力
4	GND	グラウンド
5	ADD_SEL	アドレス選択
6	H1	抵抗器1ハイ端子
7	N.C.	接続なし
8	V _{CC}	電源電圧

詳細

DS3902のブロック図を「ブロック図」の項に示します。
主な部品を以下に詳しく説明します。

メモリマップ

DS3902のメモリマップを表1に示します。

抵抗器

DS3902は、256ポジション(及びハイZ)の、NV、デジタル可変抵抗器を2個内蔵しています。ピンH0とH1は、それぞれ抵抗器0と抵抗器1のハイ端子です。両抵抗器のロー端子は、内部でグラウンドに接続されています。これらの抵抗器は、I²Cシリアルインタフェースを使用してプログラムされます(メモリマップの抵抗器0と抵抗器1

ブロック図




表1.メモリマップ

DESCRIPTION	ADDR	BINARY								FACTORY DEFAULT	ACCESS		TYPE	
		MSB				LSB					W/O PW	W/PW		
Slave Address	00h	SLAVE ADDRESS								X	A0h	R	R/W	EEPROM
Configuration	01h	X	X	X	X	X	X	X	R1	R0	00h	R	R/W	EEPROM
Resistor 0	02h	b7	b6	b5	b4	b	b2	b1	b0	7Fh	R	R/W	EEPROM	
Resistor 1	03h	b7	b6	b5	b4	b3	b2	b1	b0	7Fh	R	R/W	EEPROM	
Password Entry	04h	PW MSB								FFh	W	W	RAM	
	05h	PW LSB								FFh				
Password Setting	06h	PW MSB								FFh	—	R/W	EEPROM	
	07h	PW LSB								FFh				
No Memory	08h– 0Fh	—								—	—	—	—	
User Memory	10h– 1Fh	16 BYTES OF GENERAL PURPOSE EEPROM								ALL FFh	R	R/W	EEPROM	

X = 任意。

レジスタをご覧ください。設定レジスタは、各抵抗器をハイZ状態にすることができるビット(R0とR1)を含んでいます。ハイZビットの1つが「1」を書き込まれると、対応する抵抗器がハイZになります。「0」に書き戻されると、抵抗器はプログラムされた抵抗に戻ります。抵抗器0または抵抗器1レジスタを00hに書き込むと、各々の抵抗器がその最小位置(及び最小抵抗)に設定されます。この値は、「ANALOG RESISTOR CHARACTERISTICS」の電気的特性表に記載されています。抵抗器0または抵抗器1レジスタをFFhに書き込むと、抵抗器がその最大抵抗に設定されます。抵抗器の公称抵抗(Ω単位)は、このデータシートの最初の型番表に記載されています。

DS3902に電源を印加すると、瞬時に両抵抗器がハイZに設定され、その後EEPROMに格納された設定値が呼び出されます。

スレーブアドレスとADD_SELピン

DS3902のI²Cスレーブアドレスは、ADD_SELピンの状態に依存します。このピンがローであれば、スレーブアドレスはA2hです。ADD_SELピンがハイであれば、スレーブアドレスはEEPROMのアドレス00hに格納された値によって決まります。スレーブアドレスの出荷時デフォルトについては「メモリマップ」を参照してください。スレーブアドレスを128アドレスの1つに設定するために、最上位の7ビットが使用されます(LSBはR/Wビットのビット位置にあるため使用されません)。I²Cインタフェースは、後の項で詳しく説明します。

ソフトウェアによる書き込み保護

ソフトウェアによる書き込み保護は、2バイトのパスワードを生成しこれをパスワード設定レジスタ(06h~07h)に書

き込むことによってイネーブルされます。書き込み保護をすると、読取りはすべてのメモリ位置から可能ですが、書き込みはパスワード入力レジスタ(04h~05h)にしかできません。正しいパスワードを入力すると、メモリに書き込むことができます。パスワード(PW)がある場合とない場合に読取り/書き込み可能なレジスタを調べるためには、「メモリマップ」を参照してください。出荷時のパスワード設定はFFFFhです。また、デバイスに電源が印加されるたびに、パスワード入力レジスタ(これはRAMで、EEPROMではありません)がデフォルトのFFFFhに設定され、デバイスへのフルアクセスを提供します。書き込み保護が必要でない場合は、パスワード設定を出荷時のデフォルトのままにしてパスワード入力レジスタを無視してください。

I²Cシリアルインタフェースの説明

I²Cの定義

I²Cデータ転送を説明する際には一般に以下の用語が使用されます。

マスタデバイス：マスタデバイスはバス上のスレーブデバイスを制御します。マスタデバイスは、SCLクロックパルス、START、STOP条件を発生します。

スレーブデバイス：スレーブデバイスは、マスタの要求に応じてデータを送受信します。

バスアイドルまたはノットビジー：SDAとSCLの両方が非アクティブでロジックハイの状態にあるときのSTARTとSTOP条件の間の時間。バスがアイドル状態になると、バスは、通常、スレーブデバイスを低電力モードに入れます。

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902




図1. I²Cのタイミング図

START条件：START条件は、スレーブと新たなデータ転送を開始するためにマスタによって発生されます。SCLがハイの間にSDAがハイからローに遷移すると、START条件が発生します。有効なタイミングについては、タイミング図をご覧ください。

STOP条件：STOP条件は、スレーブとのデータ転送を終了するためにマスタによって発生されます。SCLがハイの間にSDAがローからハイに遷移すると、STOP条件が発生します。有効なタイミングについては、タイミング図をご覧ください。

反復START条件：マスタは、1回のデータ転送の最後に反復START条件を使用することによって、現在のデータ転送に続いて新たなデータ転送を直ちに開始することを表わします。反復STARTは、データ転送を開始する特定メモリアドレスを識別するために、通常、読取り動作中に利用されます。反復START条件は、通常のSTART条件と同様に送出されます。有効なタイミングについては、タイミング図をご覧ください。

ビット書込み：SDAは、SCLがロー状態の間に遷移することが必要です。SDAのデータは、SCLの全ハイパルス及びセットアップとホールドの時間要件を満たす期間中有効で不変でなければなりません(図1参照)。データは、SCLの立上りエッジの間にデバイスにシフトインされます。

ビット読取り：書込み動作の最後に、マスタは、ビット読取り中のSCLの次の立上りエッジの前に、適当なセットアップ時間(図1参照)SDAバスラインを解放する必要があります。デバイスは前のSCLパルスの立下りエッジでSDAのデータの各ビットをシフトアウトし、このデータ

ビットは現在のSCLパルスの立上りエッジにおいて有効です。マスタは、スレーブからビットを読み取っているときを含め、すべてのSCLクロックパルスを発生します。

確認応答(ACKまたはNACK)：肯定確認応答(ACK)または否定確認応答(NACK)は、常に、バイト転送中に送信される9番目のビットです。データを受信するデバイス(読取り中のマスタ、または書込み動作中のスレーブ)は、9番目のビット中に0を送信することによってACKを返します。デバイスは、9番目のビット中に1を送信することによってNACKを返します。ACKとNACKのタイミング(図1)は、その他すべてのビット書込みと同じです。ACKは、デバイスがデータを正しく受信していることの確認です。NACKは、読取りシーケンスを終了するために使用されるか、もしくはデバイスがデータを受信していないことを表わします。

バイト書込み：バイト書込みは、マスタからスレーブに転送(MSB先頭)される8ビットの情報とスレーブからマスタへの1ビットの確認応答で構成されます。マスタが送信する8ビットはビット書込みの定義に従って行われ、確認応答はビット読取りの定義を用いて読み取られます。

バイト読取り：バイト読取りは、スレーブからマスタへの8ビットの情報転送とマスタからスレーブへの1ビットのACKまたはNACKです。スレーブからマスタに転送(MSB先頭)される8ビットの情報は、前記のビット読取りの定義を用いてマスタによって読み取られ、マスタはビット書込みの定義を用いてACKを送信し後続のデータバイトを受信します。スレーブがSDAの制御をマスタに戻すためには、マスタは最終バイト読取りに対してNACKを返して通信を終了する必要があります。

スレーブアドレスバイト：I²Cバス上の各スレーブは、START条件のすぐ後に送信されるスレーブアドレス指定バイトに回答します。スレーブアドレスバイトは、上位7ビットにスレーブアドレスを含み、最下位ビットにR/Wビットを含んでいます。

DS3902のスレーブアドレスはADD_SELピンの状態に依存します。ADD_SELがローであれば、スレーブアドレスバイトはA2hです。ここで、LSBはR/Wビットです。R/Wビットが0(A2hの場合など)であれば、マスタはデータをスレーブに書き込むことを表わします。R/W=1(この場合はA3h)であれば、マスタはスレーブからデータを読み取ります。不正なスレーブアドレスが書き込まれると、DS3902はマスタが別のI²Cデバイスと通信しているものと判断し、次のSTART条件が送信されるまで通信を無視します。

他方、ADD_SELピンがロジックハイであれば、スレーブアドレスバイトはEEPROM(アドレス00h)に保存されたスレーブアドレスレジスタによって決まります。このレジスタのLSBはR/Wビットのビット位置にあるため使用されません。詳しくは、「スレーブアドレスとADD_SELピン」の項を参照してください。

メモリアドレス：I²C書き込み動作中、マスタはメモリアドレスを送信してスレーブがデータを格納しなければならないメモリ位置を指示する必要があります。メモリアドレスは、必ず、スレーブアドレスバイトに続く書き込み動作中に送信される2番目のバイトです。

I²C通信

スレーブへの単一バイトの書き込み：マスタは、START条件の発生、スレーブアドレスバイト(R/W = 0)の書き込み、メモリアドレスの書き込み、データバイトの書き込み、及びSTOP条件の発生を行う必要があります。マスタはすべてのバイトの書き込み動作中にスレーブの確認応答を読み取る必要があります。

スレーブへの複数バイトの書き込み：スレーブに複数のバイトを書き込むために、マスタはSTART条件の発生、スレーブアドレスバイト(R/W=0)の書き込み、メモリアドレスの書き込み、最大2バイトのデータバイトの書き込み、及びSTOP条件の発生を行います。

DS3902は、1回の書き込みトランザクションによって1または2バイト(1ページまたは1行)を書き込むことができます。これは、各データバイトを送信する前にメモリアドレスを送信しなくてもデータを連続したアドレスに書き込むことができるアドレスカウンタによって内部で制御されます。アドレスカウンタは、書き込みを2バイトx1ページに制限します。各ページ間でSTOP条件を送信せずにメモリのページにさらに書き込もうとすると、現在の行の最初にアドレスカウンタがラップアラウンドします。各行は、偶数メモリアドレスで始まります。

アドレスのラッピングの発生を防止するために、マスタはページの最後にSTOP条件を送信してからバスの解放またはEEPROMの書き込み時間の経過を待つ必要があります。その後、マスタは、新たなSTART条件の発生、スレーブアドレスバイト(R/W=0)の書き込み、及びデータの書き込みの継続に先立つ次のメモリ行の先頭メモリアドレスの書き込みを行うことができます。

肯定確認応答ポーリング：DS3902は、EEPROMページに書き込むたびに、ページの内容をEEPROMに書き込むためにSTOP条件の後にEEPROMの書き込み時間(t_W)を必要とします。EEPROMの書き込み時間中、デバイはそのスレーブアドレスが使用中であるためこれに確認応答しません。DS3902のアドレス指定を反復することによって、DS3902のデータ受信準備が整い次第のページを書き込むことができるという事象を利用することが可能です。肯定確認応答ポーリングに代わるもう1つの方法は、デバイスに再度書き込む前にt_Wの最大時間が経過するまで待つことです。

EEPROM書き込みサイクル：DS3902は、EEPROMの書き込みを行うとき、そのページの1バイトしか変更されていない場合でもEEPROMメモリページ全体を書き込みます。そのページの2バイト全部を変更しないで書き込むことは可能で、同じページのメモリの残るバイトを破壊することはありません。ページ全体が書き込まれるため、トランザクションの際に変更されなかったページのバイトも書き込みサイクルの対象となります。この場合、単一バイトを繰り返し書き込むことによってページ全体の機能が時間の経過とともに低下する可能性があります。1ページに一度に1バイトずつを書き込むと、EEPROMはページ全体に一度に書き込む場合よりも2倍の速度で機能が低下します。DS3902のEEPROMの書き込みサイクルは「NONVOLATILE MEMORY CHARACTERISTICS」の表で指定されています。記載された仕様はワーストケースの温度におけるものです。室温ではワーストケースの約10倍も多くの書き込みを処理することができます。

スレーブからの単一バイトの読取り：データを書き込む場所を定めるためにメモリアドレスバイトを使用する書き込み動作とは異なり、読取り動作はメモリアドレスカウンタの現在値で行われます。スレーブから単一バイトを読み取るために、マスタはSTART条件の発生、R/W=1によるスレーブアドレスバイトの書き込み、転送の終了を示すNACKを持つデータバイトの読取り、及びSTOP条件の発生を行います。

読取り用アドレスカウンタの操作：アドレスカウンタを強制的に特定の値に設定するためにダミーの書き込みサイクルを使用することができます。これを実行するために、マスタはSTART条件の発生、スレーブアドレスバイトの書き込み(R/W=0)、読取りが必要なメモリアドレスの書き込み、反復START条件の発生、スレーブアドレスバイトの書き込み

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902




図2. I²C通信の例

($R/\bar{W}=1$)、規定に従ったACKまたはNACKを持つデータの読取り、及びSTOP条件の発生を行います。

メモリの先頭位置を指定する反復START条件を使用した読取りの例については、図2をご覧ください。

スレーブからの複数バイトの読取り：読取り動作は、1回の転送による複数バイトの読取りに使用することができます。マスタは、スレーブからバイトを読み取るとき、トランザクションを終了する前に別のバイトを読み取る必要がある場合は、そのデータバイトに対してACKを返すだけで済みます。マスタは最終バイトを読み取ると、転送の終了を示すためにNACKを返してSTOP条件が発生します。これで、読取りサイクルの前にアドレスカウンタの位置を変更するか否かに関わらずスレーブからの複数バイトの読取りが可能になります。

アプリケーション情報

抵抗器のスイッチとしての使用

抵抗器のハイインピーダンス状態を利用すると、抵抗器をデジタル制御スイッチとして使用することができます。抵抗器を位置0に設定すると、ロジックのローレベルに等しくなります。外付けのプルアップ抵抗器を使用すると、抵抗器をハイZ状態に設定することによってロジックハイレベルを発生することができます。


電源のデカップリング

最良の結果を得るために、IC電源ピンにデカップリングコンデンサを使用することをお奨めします。デカップリングコンデンサの標準的な値は、0.01 μ Fと0.1 μ Fです。高品質のセラミック表面実装型コンデンサを使用し、リードインダクタンスを極力少なくするためにICのV_{CC}とGNDピンのできる限り近くに取り付けてください。

ユーザEEPROM内蔵 デュアルNV可変抵抗器

DS3902

ピン配置



チップ情報

TRANSISTOR COUNT: 11252

SUBSTRATE CONNECTED TO GROUND

パッケージ

最新のパッケージ情報は、japan.maxim-ic.com/DallasPackInfo をご参照ください。

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 _____ 11

MAXIM is a registered trademark of Maxim Integrated Products, Inc.

DALLAS SEMICONDUCTOR is a registered trademark of Dallas Semiconductor Corporation.

© 2004 Maxim Integrated Products, Inc. All rights reserved.