

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

概要

DS2775~DS2778は、充電式リチウムイオン(Li+)およびLi+ポリマ(Li-Poly)バッテリーの利用可能な容量をmAhおよび満充電に対するパーセントで通知します。内蔵のLi+プロテクタによって安全な動作が保証されます。DS2776/DS2778は、DS2775/DS2777が持つ他のすべての機能に加えて、SHA-1ベースのチャレンジレスポンス認証をサポートしています。

電圧、温度、および電流の高精度の測定値とともに、セルの特性表とアプリケーションパラメータを使用して容量の推定値が算出されます。現在の温度、放電率、蓄積されている電荷、およびアプリケーションパラメータに基づいて、取出し可能な電荷量の控えめな推定値が容量レジスタによって通知されます。

DS2775~DS2778は+4.0V~+9.2Vで動作するため、2個のLi+またはLi-Polyセルで構成されるバッテリーパックに直接実装することができます。

DS2775~DS2778は、セル補償とアプリケーションパラメータ用の不揮発性ストレージに加えて、ホストシステムやパックのメーカーがバッテリーのロットおよび日付追跡情報の保存に使用するための16バイトのEEPROMを備えています。このEEPROMは、システムやバッテリー使用状況の統計用の不揮発性ストレージにも使用することができます。Maximの1-Wire® (DS2775/DS2776)または2線式(DS2777/DS2778)インタフェースによって、測定値および容量データレジスタ、制御レジスタ、およびユーザメモリにアクセスするためのシリアル通信が提供されます。DS2776/DS2778は、チャレンジ&レスポンスパック認証プロトコルでSHA-1ハッシュアルゴリズムを使用することによって、バッテリーパックの確認を行います。

アプリケーション

低コストノートブック
UMPC
DSLRカメラ
ビデオカメラ
民生および軍用無線
ポータブル医療機器

選択ガイドはデータシートの最後に記載されています。

1-WireはMaxim Integrated Products, Inc.の登録商標です。



特長

- ◆ ハイサイドnFETドライバおよび保護回路
- ◆ 高精度の電圧、温度、および電流測定システム
- ◆ クーロンカウント、放電率、温度、およびセル特性に基づくセル容量の推定
- ◆ 学習サイクル間でセルの経年変化を推定
- ◆ 低コストの検出抵抗を使用
- ◆ 利得および温度係数の較正が可能
- ◆ 過電圧および過電流のスレッシュホールドをプログラム可能
- ◆ SHA-1アルゴリズムを使用したバック認証 (DS2776/DS2778)
- ◆ 32バイトのパラメータEEPROM
- ◆ 16バイトのユーザEEPROM
- ◆ 64ビットのユニークID付きMaxim 1-Wireインタフェース(DS2775/DS2776)
- ◆ 64ビットのユニークID付き2線式インタフェース (DS2777/DS2778)
- ◆ 3mm × 5mm、14ピンTDFN鉛フリーパッケージ

型番

PART	PIN-PACKAGE	TOP MARK
DS2775G+	14 TDFN-EP*	D2775
DS2775G+T&R	14 TDFN-EP*	D2775
DS2776G+	14 TDFN-EP*	D2776
DS2776G+T&R	14 TDFN-EP*	D2776
DS2777G+	14 TDFN-EP*	D2777
DS2777G+T&R	14 TDFN-EP*	D2777
DS2778G+	14 TDFN-EP*	D2778
DS2778G+T&R	14 TDFN-EP*	D2778

注：すべてのデバイスは-20°C~+70°Cの動作温度範囲での動作が保証されています。

+は鉛(Pb)フリー/RoHS準拠パッケージを示します。

T&R = テープ&リール

*EP = エクスポーズドパッド

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

ABSOLUTE MAXIMUM RATINGS

Voltage Range on PLS, CP, CC, DC Pins Relative to V _{SS}	-0.3V to +18V	Continuous Sink Current, PIO, DQ.....	20mA
Voltage Range on V _{DD} , V _{IN1} , V _{IN2} , SRC Pins Relative to V _{SS}	-0.3V to +9.2V	Continuous Sink Current, CC, DC.....	10mA
Voltage Range on All Other Pins Relative to V _{SS} ..	-0.3V to +6.0V	Operating Temperature Range	-20°C to +70°C
		Storage Temperature Range	-55°C to +125°C
		Lead Temperature (soldering, 10s)	+300°C
		Soldering Temperature (reflow)	+260°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{DD} = +4.0V to +9.2V, T_A = -20°C to +70°C, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Current	I _{DD0}	Sleep mode, T _A ≤ +50°C		3	5	μA
		Sleep mode, T _A > +50°C			10	
	I _{DD1}	Active mode		80	135	
	I _{DD2}	Active mode during SHA-1 computation		120	300	
Temperature Accuracy	T _{ERR}		-3		+3	°C
Voltage Accuracy		2.0V ≤ V _{IN1} ≤ 4.6V, 2.0V ≤ (V _{IN2} - V _{IN1}) ≤ 4.6V, 0°C ≤ T _A ≤ +50°C	-35		+35	mV
		2.0V ≤ V _{IN1} ≤ 4.6V, 2.0V ≤ (V _{IN2} - V _{IN1}) ≤ 4.6V, T _A = +25°C	-22		22	
		2.0V ≤ V _{IN1} ≤ 4.6V, 2.0V ≤ (V _{IN2} - V _{IN1}) ≤ 4.6V,	-50		+50	
Input Resistance (V _{IN1} , V _{IN2})			15			MΩ
Current Resolution	I _{LSB}			1.56		μV
Current Full Scale	I _{FS}		-51.2		+51.2	mV
Current Gain Error	I _{GERR}		-1		+1	% FS
Current Offset	I _{OERR}	0°C ≤ T _A ≤ +70°C (Note 1)	-9.375		9.375	μVh
Accumulated Current Offset	q _{OERR}	0°C ≤ T _A ≤ +70°C (Note 1)	-255		0	μVh/Day
Time-Base Error	t _{ERR}	0°C ≤ T _A ≤ +50°C	-2		+2	%
			-3		+3	
CP Output Voltage (V _{CP} - V _{SRC})	V _{GS}	I _{OUT} = 0.9μA	4.4	4.7	5	V
CP Startup Time	t _{SCP}	CE = 0, DE = 0, C _{CP} = 0.1μF, active mode			200	ms
Output High: CC, DC	V _{OHCP}	I _{OH} = 100μA (Note 2)	V _{CP} - 0.4			V
Output Low: CC	V _{OLCC}	I _{OL} = 100μA		V _{SRC} + 0.1		V
Output Low: DC	V _{OLDC}	I _{OL} = 100μA		V _{SRC} + 0.1		V
DQ, PIO Voltage Range			-0.3		+5.5	V
DQ, PIO, SDA, SCL Input Logic-High	V _{IH}		1.5			V
DQ, PIO, SDA, SCL Input Logic-Low	V _{IL}				0.6	V
OVD Input Logic-High	V _{IH}		V _{BAT} - 0.2			V
OVD Input Logic-Low	V _{IL}			V _{SS} + 0.2		V

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

ELECTRICAL CHARACTERISTICS (continued)

(V_{DD} = +4.0V to +9.2V, T_A = -20°C to +70°C, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DQ, PIO, SDA Output Logic-Low	V _{OL}	I _{OL} = 4mA			0.4	V
DQ, PIO Pullup Current	I _{PU}	Sleep mode, V _{PIIN} = (V _{DD} - 0.4V)	30	100	200	nA
DQ, PIO, SDA, SCL Pulldown Current	I _{PD}	Active mode, V _{PIIN} = 0.4V	30	100	200	nA
DQ Input Capacitance	C _{DQ}			50		pF
DQ Sleep Timeout	t _{SLEEP}	DQ < V _{IL}	2		9	s
PIO, DQ Wake Debounce	t _{WDB}	Sleep mode		100		ms

SHA-1 COMPUTATION TIMING (DS2776/DS2778 ONLY)

(V_{DD} = +4.0V to +9.2V, T_A = 0°C to +70°C, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Computation Time	t _{COMP}				30	ms

ELECTRICAL CHARACTERISTICS: PROTECTION CIRCUIT

(V_{DD} = +4.0V to +9.2V, T_A = 0°C to +50°C, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Overvoltage Detect	V _{OV}	V _{OV} = 1110111b	4.438	4.473	4.508	V
		V _{OV} = 1100011b	4.242	4.277	4.312	
Charge-Enable Voltage	V _{CE}	Relative to V _{OV}		-100		mV
Undervoltage Detect	V _{UV}	Programmable in Control register 0x60h, UV[1:0] = 10	2.415	2.450	2.485	V
Overcurrent Detect: Charge	V _{COC}	OC = 11b	-60	-75	-90	mV
		OC = 00b	-12.5	-25	-38	
Overcurrent Detect: Discharge	V _{DOC}	OC = 11b	80	100	120	mV
		OC = 00b	25	38	50	
Short-Circuit Current Detect	V _{SC}	SC = 1b	240	300	360	mV
		SC = 0b	120	150	180	
Overvoltage Delay	t _{OVD}	(Note 3)	600		1400	ms
Undervoltage Delay	t _{UVD}	(Note 3)	600		1400	ms
Overcurrent Delay	t _{OCD}		8	10	12	ms
Short-Circuit Delay	t _{SCD}		80	120	160	μs
Charger-Detect Hysteresis	V _{CD}	V _{UV} condition		50		mV
Test Threshold	V _{TP}	COC, DOC condition	0.4	1.0	1.2	V
Test Current	I _{TST}	DOC condition	20	40	80	μA
		COC condition	-45	-60	-95	
PLS Pulldown Current	I _{PPD}	Sleep mode	200	400	630	μA
Recovery Current	I _{RC}	V _{UV} condition, max: V _{PLS} = 15V, V _{DD} = 1.4V; min: V _{PLS} = 4.2V, V _{DD} = 2V	3.3	8	13	mA

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

EEPROM RELIABILITY SPECIFICATION

(V_{DD} = +4.0V to +9.2V, T_A = -20°C to +70°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
EEPROM Copy Time	t _{EEC}				10	ms
EEPROM Copy Endurance	N _{EEC}	T _A = +50°C	50,000			Cycles

ELECTRICAL CHARACTERISTICS: 1-Wire INTERFACE, STANDARD (DS2775/DS2776 ONLY)

(V_{DD} = +4.0V to +9.2V, T_A = -20°C to +70°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Time Slot	t _{SLOT}		60		120	μs
Recovery Time	t _{REC}		1			μs
Write-Zero Low Time	t _{LOW0}		60		120	μs
Write-One Low Time	t _{LOW1}		1		15	μs
Read Data Valid	t _{RDV}				15	μs
Reset Time High	t _{RSTH}		480			μs
Reset Time Low	t _{RSTL}		480		960	μs
Presence-Detect High	t _{PDH}		15		60	μs
Presence-Detect Low	t _{PDL}		60		240	μs

ELECTRICAL CHARACTERISTICS: 1-Wire INTERFACE, OVERDRIVE (DS2775/DS2776 ONLY)

(V_{DD} = +4.0V to +9.2V, T_A = -20°C to +70°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Time Slot	t _{SLOT}		6		16	μs
Recovery Time	t _{REC}		1			μs
Write-Zero Low Time	t _{LOW0}		6		16	μs
Write-One Low Time	t _{LOW1}		1		2	μs
Read Data Valid	t _{RDV}				2	μs
Reset Time High	t _{RSTH}		48			μs
Reset Time Low	t _{RSTL}		48		80	μs
Presence-Detect High	t _{PDH}		2		6	μs
Presence-Detect Low	t _{PDL}		8		24	μs

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

ELECTRICAL CHARACTERISTICS: 2-WIRE INTERFACE (DS2777/DS2778 ONLY)

($V_{DD} = +4.0V$ to $+9.2V$, $T_A = -20^{\circ}C$ to $+70^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCL Clock Frequency	f_{SCL}	(Note 4)	0		400	kHz
Bus-Free Time Between a STOP and START Condition	t_{BUF}		1.3			μs
Hold Time (Repeated) START Condition	$t_{HD:STA}$	(Note 5)	0.6			μs
Low Period of SCL Clock	t_{LOW}		1.3			μs
High Period of SCL Clock	t_{HIGH}		0.6			μs
Setup Time for a Repeated START Condition	$t_{SU:STA}$		0.6			μs
Data Hold Time	$t_{HD:DAT}$	(Notes 6, 7)	0		0.9	μs
Data Setup Time	$t_{SU:DAT}$	(Note 6)	100			ns
Rise Time of Both SDA and SCL Signals	t_R		20 + 0.1 C_B		300	ns
Fall Time of Both SDA and SCL Signals	t_F		20 + 0.1 C_B		300	ns
Setup Time for STOP Condition	$t_{SU:STO}$		0.6			μs
Spike Pulse Widths Suppressed by Input Filter	t_{SP}	(Note 8)	0		50	ns
Capacitive Load for Each Bus Line	C_B	(Note 9)			400	pF
SCL, SDA Input Capacitance	C_{BIN}				60	pF

Note 1: Accumulation bias and offset bias registers set to 00h. NBEN bit set to 0.

Note 2: Measurement made with $V_{SRC} = +8V$, V_{GS} driven with external +4.5V supply.

Note 3: Overvoltage (OV) and undervoltage (UV) delays (t_{OVD} , t_{UVD}) are reduced to zero seconds if the OV or UV condition is detected within 100ms of entering active mode.

Note 4: Timing must be fast enough to prevent the DS2777/DS2778 from entering sleep mode due to bus low for period $> t_{SLEEP}$.

Note 5: f_{SCL} must meet the minimum clock low time plus the rise/fall times.

Note 6: The maximum $t_{HD:DAT}$ need only be met if the device does not stretch the low period (t_{LOW}) of the SCL signal.

Note 7: This device internally provides a hold time of at least 75ns for the SDA signal (referred to the V_{IHMIN} of the SCL signal) to bridge the undefined region of the falling edge of SCL.

Note 8: Filters on SDA and SCL suppress noise spikes at the input buffers and delay the sampling instant.

Note 9: C_B is total capacitance of one bus line in pF.







DS2775/DS2776/DS2777/DS2778

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

標準動作特性




($T_A = +25^\circ\text{C}$, unless otherwise noted.)



プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)




DS2775/DS2776/DS2777/DS2778

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

ピン配置




端子説明

端子	名称	機能
1	CC	充電制御。充電FETの制御出力です。
2	VDD	チップ電源入力。0.1μFでV _{SS} にバイパスしてください。
3	DC	放電制御。放電FETの制御出力です。
4	V _{IN2}	バッテリー電圧検出入力2。テカップリング回路を通して最高電位の正のセル端子に接続してください。
5	V _{IN1}	バッテリー電圧検出入力1。テカップリング回路を通して最低電位の正のセル端子に接続してください。
6	VB	安定化動作電圧。0.1μFでV _{SS} にバイパスしてください。
7	V _{SS}	デバイスグランド。チップのグランドおよびバッテリー側の検出抵抗の入力です。
8	SNS	検出抵抗の接続点。パック側の検出抵抗の検出入力です。
9	PIO	プログラマブルI/O。ウェイク入力として設定することが可能です。
10	PLS	パックの正端子検出入力。短絡、放電過電流、および充電過電流の各状況が除去されたことの検出に使用します。
11	SDA/DQ	データ入出力。システムの接続断を検出するための弱プルダウンを含むシリアルデータI/Oで、1-Wireデバイスのウェイク入力として設定することも可能です。
12	SCL/OVD	シリアルクロック入力/オーバドライブ選択。2線式デバイスの通信クロック/1-Wireデバイスのオーバドライブ選択端子。
13	SRC	保護MOSFETのソース接続点。チャージポンプ用の基準として使用します。
14	CP	チャージポンプ出力。保護FET用のゲート駆動電圧を生成します。0.47μFでSRCにバイパスしてください。
—	EP	エクスポーズドパッド。グランドに接続するか無接続としてください。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

ブロック図




DS2775/DS2776/DS2777/DS2778

FuelPackはMaxim Integrated Products, Inc.の商標です。


プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

DS2775/DS2776の標準アプリケーション回路



DS2777/DS2778の標準アプリケーション回路



プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

詳細

DS2775~DS2778は、正確な残量ゲージ、Li+プロテクタ、およびSHA-1ベースの認証トークンとして機能します(SHA-1ベースの認証はDS2776/DS2778でのみ利用可能です)。残量ゲージは残容量の正確な推定値を提供するとともに、電圧、温度、電流の測定データを適時に通知します。容量の推定値は、負荷と温度に対するバッテリー性能の区分法線形モデルと、充電および放電終了状態のシステムパラメータから計算されます。アルゴリズムのパラメータはユーザによるプログラムが可能であり、パック内で変更することができます。短絡または極度の放電の発生に備えて、重要な容量と経年変化のデータは定期的にEEPROMに保存されます。

Li+保護機能によって安全で高性能な動作が保証されます。nFET保護スイッチは、セル電圧が減少してもゲートドライブを維持するチャージポンプによって駆動されます。ハイサイドのトポロジは、シリアル通信用のグランド経路を維持する一方で、ローサイドの構成において保護FETの内部に残量ゲージICが配置された場合に形成される寄生充電経路が排除されます。個々のセルおよびアプリケーションに応じたカスタマイズのために、過電圧、低電圧、過電流、および短絡電流は、ユーザによるプログラムが可能となっています。

64ビットのシークレットおよび64ビットのチャレンジワードレジスタを備えた32ビット幅のSHA-1エンジンは、強引な攻撃手段およびその他の攻撃に対抗する財務レベルのHMACセキュリティを実現します。サプライチェーン内のシークレットの管理という課題には、次のシークレットを計算するという機能で対応しています。固有のシリアル番号またはROM IDを使用して、個々のバッテリーに固有のシークレットを割り当てるのが可能です。

パワーモード

DS2775~DS2778は、アクティブとスリープの2種類のパワーモードを備えています。初期起動時、DS2775~DS2778はデフォルトでアクティブモードになります。アクティブモードではDS2775~DS2778は完全に機能して、測定値と容量推定値のレジスタが常に更新されます。バッテリーパック、セル電圧、およびバッテリー電流が安全な状態かどうかを保護回路が監視します。保護FETのゲートドライバは、条件が安全と思われる場合にイネーブルされます。また、アクティブモードではSHA-1認証機能が利用可能です。SHA-1の計算を実行する際には、電源電流が t_{SHA} の間 I_{DD2} に増大します。スリープモードでは、DS2775~DS2778は測定および容量推定機能をディセーブルすることによって電力を節約しますが、レジスタの内容は維持されます。スリープ時は保護FETのゲートドライブがディセーブルされ、SHA-1認証機能も動作しません。

このICは、バスローと低電圧という2つの異なる条件下でスリープモードに移行します。イネーブルビットによって、それぞれの条件でスリープに移行するかどうかを任意に指定することができます。充電器が接続されている場合($V_{PLS} > V_{DD} + V_{CD}$)、またはSNSと V_{SS} 間で $1.6mV/R_{SNS}$ の充電電流が測定された場合は、スリープモードに移行しません。充電器が接続された場合、またはいずれかの通信ラインでローからハイへの遷移があった場合、DS2775~DS2778はスリープモードを終了します。バスロー条件は、すべての通信ラインが t_{SLEEP} の期間ローになる状態であり、パックの取外しまたはシステムシャットダウンのためにバスのプルアップ電圧 V_{PULLUP} が存在しないことを示します。バスロー条件が発生した場合にスリープに移行するためには、パワーモード(PMOD)ビットをセットしておく必要があります。バスロー条件によってDS2775~DS2778がスリープに移行した後は、充電または放電による電流は存在せず、クーロンカウント処理は必要ないものと見なされます。

スリープに移行する第2の条件は低電圧条件であり、DS2775~DS2778の電源電流によるバッテリーの放電を減少させ、セルの過放電を防止します。 V_{IN1} または V_{IN2} の電圧が V_{UV} 以下で、低電圧イネーブル(UVEN)ビットがセットされている場合、DS2775~DS2778はスリープモードに移行します。通信バスが静的状態、すなわち、DQ (2線式の場合はSDAおよびSCL)が t_{SLEEP} の間ハイまたはローである必要があります。DQ (2線式の場合はSDAおよびSCL)のロジック状態が変化すると、DS2775~DS2778はスリープモードからアクティブモードに移行します。スリープモード状態の詳細については、図1および図2をご覧ください。

DS2775~DS2778は、ホストシステムがパワーダウンした場合にデバイスをウェイクして、保護FETをイネーブルするための「パワースイッチ」機能を備えています。簡単なドライ接点スイッチをPIO端子またはDQ端子に使用することによって、バッテリーパックをウェイクアップすることが可能です。パワースイッチ機能は、制御レジスタ内のPSPIOおよびPSDQ設定ビットを使用してイネーブルします。

PSPIOまたはPSDQがセットされ、PMOD条件によってスリープモードに移行した場合*、PIO端子とDQ端子がそれぞれハイになります。PIOまたはDQでローへの遷移が検出されるとスリープモードが終了します。スリープ状態のバッテリーがシステムに装着された場合に発生するグリッチを除外するため、PIOには100msのデバウンス時間が設けられています。

*UV条件によってスリープモードに移行した場合は、「パワースイッチ」機能がディセーブルされます。

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図1. DS2775/DS2776のスリープモードの状態遷移図




図2. DS2777/DS2778のスリープモードの状態遷移図

Li+保護回路

アクティブモード時、DS2775～DS2778は常にSNS、 V_{IN1} 、 V_{IN2} 、およびPLSを監視して、過電圧(過充電)、低電圧(過放電)、および過度の充電/放電電流(過電流、短絡)からバッテリーを保護します。表1に保護回路が作動する条件、DS2775～DS2778の応答、およびDS2775～DS2778の保護状態が解除されるスレッショルドをまとめています。図3にLi+保護回路の波形例を示します。

過電圧(OV)

($V_{IN2} - V_{IN1}$)または($V_{IN1} - V_{SS}$)のいずれかの電圧が、過電圧ダイレイト t_{OVD} より長い間過電圧スレッショルド V_{OV} を上回った場合、CC端子がローに駆動されて外付けの充電FETがシャットオフされます。放電を可能とするために、過電圧の間はDCの出力はハイのままになります。($V_{IN2} - V_{IN1}$)および($V_{IN1} - V_{SS}$)が充電イネーブルスレッショルド V_{CE} を下回ると、DS2775～DS2778はCCをハイに駆動して充電FETをオンにします。 $V_{SNS} \geq 1.2mV$ で[($V_{IN2} - V_{IN1}$)および($V_{IN1} - V_{SS}$)] < V_{OV} という放電条件が持続する場合、[($V_{IN2} - V_{IN1}$)および($V_{IN1} - V_{SS}$)] < V_{CE} より前にDS2775～DS2778はCCをハイに駆動します。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

表1. Li+保護条件とDS2775/DS2776の応答

CONDITION	ACTIVATION			RELEASE THRESHOLD
	THRESHOLD	DELAY	RESPONSE	
Overvoltage (OV) (Note 1)	$V_{CELL} > V_{OV}$	t_{OVD}	CC Off	Both $V_{CELL} < V_{CE}$ or $(V_{SNS} \geq 1.2mV$ and both $V_{CELL} < V_{OV})$ (Note 1)
Undervoltage (UV) (Note 1)	$V_{CELL} < V_{UV}$	t_{UVD}	CC Off, DC Off, Sleep Mode (Note 2)	$V_{PLS} > V_{IN2}$ (charger connected) or (both $V_{CELL} > V_{UV}$ and $UVEN = 0$) (Note 3)
Overcurrent, Charge (COC)	$V_{SNS} < V_{COC}$	t_{OCD}	CC Off, DC Off	$V_{PLS} < V_{DD} - V_{TP}$ (charger removed) (Note 4)
Overcurrent, Discharge (DOC)	$V_{SNS} > V_{DOC}$	t_{OCD}	DC Off	$V_{PLS} > V_{DD} - V_{TP}$ (load removed) (Note 5)
Short Circuit (SC)	$V_{SNS} > V_{SC}$	t_{SCD}	DC Off	$V_{PLS} > V_{DD} - V_{TP}$ (Note 5)

注1: V_{CELL} は $(V_{IN1} - V_{SS})$ または $(V_{IN2} - V_{IN1})$ として定義されます。

注2: $UVEN = 1$ の場合にのみスリープモードに移行します。

注3: 充電器の接続が検出された時点で $V_{CELL} < V_{UV}$ の場合、 $V_{CELL} \geq V_{UV}$ になるまで解除が遅延されます。回復充電経路によって、安全にバッテリーの充電を行うための内部電流制限(I_{RC})が提供されます。

注4: PLSから V_{SS} へのテスト電流 I_{PPD} をイネーブルにして(PLSをプルダウン)

注5: V_{DD} からPLSへのテスト電流 I_{ST} を流して(PLSをプルアップ)




図3. Li+保護回路の波形の例

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

低電圧(UV)

($V_{IN2} - V_{IN1}$)または($V_{IN1} - V_{SS}$)の電圧の平均が、低電圧デレイ t_{UVD} より長い間低電圧スレッショルド V_{UV} を下回った場合、DS2775~DS2778は充電および放電FETをシャットオフします。また、UVENがセットされている場合、DS2775~DS2778はスリープモードに移行します。充電器が検出されて $V_{PLS} > V_{IN2}$ である場合、DS2775~DS2778はPLSから V_{DD} への電流制限付き回復充電経路(I_{RC})を提供して、深く消耗したセルを緩やかに充電します。回復充電経路は、 $0 \leq [(V_{IN2} - V_{IN1}) \text{ および } (V_{IN1} - V_{SS})] < V_{CE}$ のときイネーブルされます。FETは($V_{IN2} - V_{IN1}$)および($V_{IN1} - V_{SS}$)が V_{UV} を上回るまでオフのままになります。

過電流、充電方向(COC)

充電電流によって、 V_{SS} に対して負の電圧が V_{SNS} に発生します。 V_{SNS} が過電流デレイ t_{OCD} より長い間充電過電流スレッショルド V_{COC} を下回った場合、DS2775~DS2778は両方の外付けFETをシャットオフします。充電電流経路は、PLS端子の電圧が($V_{DD} - V_{TP}$)を下回るまで再確立されません。DS2775~DS2778は、支障となっている充電電流ソースの除去を検出するために、PLSをプルダウンして、PLSから V_{SS} に値 I_{PPD} のテスト電流を流します。

過電流、放電方向(DOC)

放電電流によって、 V_{SS} に対して正の電圧が V_{SNS} に発生します。 V_{SNS} が t_{OCD} より長い間放電過電流スレッショルド V_{DOC} を上回った場合、DS2775~DS2778は外付け

の放電FETをシャットオフします。放電電流経路は、PLSの電圧が($V_{DD} - V_{TP}$)を上回るまで再確立されません。DS2775~DS2778は、支障となっている低インピーダンス負荷の除去を検出するために、PLSをプルアップして、 V_{DD} からPLSに値 I_{TST} のテスト電流を流します。

短絡(SC)

V_{SNS} が短絡デレイ t_{SCD} より長時間にわたって短絡スレッショルド V_{SC} を上回った場合、DS2775~DS2778は外付けの放電FETをシャットオフします。放電電流経路は、PLSの電圧が($V_{DD} - V_{TP}$)を上回るまで再確立されません。DS2775~DS2778は、短絡の除去を検出するためにPLSをプルアップして、 V_{DD} からPLSに値 I_{TST} のテスト電流を流します。

上記のすべての保護条件が論理ANDされ、CCおよびDCの出力に影響します。

CC = (過電圧) AND (低電圧) AND (過電流、
充電方向) AND (保護レジスタのCEビット = 0)

DC = (低電圧) AND (過電流、いずれかの方向) AND
(短絡) AND (保護レジスタのDEビット = 0)

電圧測定

セル電圧は440msごとに測定されます。最も低電位のセル V_{IN1} が V_{SS} を基準として測定されます。最も高電位のセル V_{IN2} は V_{IN1} を基準として測定されます。バッテリー電圧は-5V~+4.9951Vの範囲で分解能4.8828mVで測定され、2の補数形式で結果レジスタに保存されます。レジスタの最大値を超える電圧は7FE0hとして通知されます。

MSB - ADDRESS 0Ch, $V_{IN1} - V_{SS}$								LSB - ADDRESS 0Dh, $V_{IN1} - V_{SS}$							
MSB - ADDRESS 1Ch, $V_{IN2} - V_{IN1}$								LSB - ADDRESS 1Dh, $V_{IN2} - V_{IN1}$							
S	2 ⁹	2 ⁸	2 ⁷	2 ⁶	2 ⁵	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰	X	X	X	X	X
MSb								MSb							
LSb								LSb							
"S": SIGN BIT(S), "X": RESERVED															
UNITS: 4.883mV															

図4. 電圧レジスタの形式

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

温度測定

DS2775~DS2778は内蔵の温度センサを使用して、0.125℃の分解能でバッテリー温度を測定します。温度の測定値は440msごとに更新され、2の補数形式で温度レジスタに保存されます。

電流測定

アクティブモードでは、小さな値の電流検出抵抗 R_{SNS} 両端の電圧降下を測定することによって、DS2775~DS2778はバッテリーに出入りする電流を常時測定します。SNSと V_{SS} の間の電圧検出範囲は $\pm 51.2\text{mV}$ で、最下位ビット(LSb)は $1.5625\mu\text{V}$ です。連続して信号レベル

(変換サイクル期間の平均値)が $\pm 51.2\text{mV}$ を超えない限り、入力最大 102.4mV までのピーク信号振幅をリニアに変換します。ADCは 18.6kHz で入力の差分をサンプリングして、個々の変換サイクル(3.52秒)の完了時に電流レジスタを更新します。レジスタの最大値を超える充電電流は 7FFFh として通知されます。レジスタの最小値以下の放電電流は 8000h として通知されます。

平均電流レジスタは、直前の28.16秒間における平均の電流レベルを通知します。レジスタの値は28.16秒ごとに2の補数形式で更新され、先行する8個の電流レジスタ値の平均を示します。




図5. 温度レジスタの形式




図6. 電流レジスタの形式




図7. 平均電流レジスタの形式

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

電流オフセット補正

ADCは、1024回の変換ごとに入力オフセットを測定してオフセット補正に利用します。オフセット補正はおおよそ1時間に1回行われることになります。結果の補正係数がその後の1023回の測定値に適用されます。オフセット補正の変換中は、ADCによる検出抵抗の信号の測定が行われません。積算電流レジスタ(ACR)で最大1/1024の誤差が発生する可能性があります。その誤差を減少させるために、オフセット補正の直前に行われた電流測定値が電流レジスタ内に保持され、電流積算の過程で欠落した電流測定値の代わりに使用されます。したがって、オフセット補正に起因する積算電流の誤差は、通常は1/1024よりはるかに小さくなります。

電流オフセットバイアス

電流オフセットバイアス値(COB)によって、未処理の電流測定値にプログラム可能なオフセット値を加算することが可能になります。未処理の電流測定結果とCOBとの和が電流測定結果として電流レジスタ内に保存され、電流の積算に使用されます。COBを使用して静的なオフセット誤差を補正すること、あるいは意図的に電流の結果値、すなわち電流積算にスキューをかけることも可能です。COBに対しては読取りと書き込みのアクセスが可能です。COBへの書き込みが行われるたびに、その新しい値が以後のすべての電流測定値に適用されます。COBは1.56μVステップで-199.7μV~+198.1μVの任意の値に設定することができます。COBRの値は2の補数値で揮発性メモリに保存され、起動時にインタフェースを通して初期化する必要があります。工場出荷時のデフォルト値は00hです。

電流ブランキング

電流ブランキング機能は、ACRに積算される前に電流の測定結果に修正を加えます。電流ブランキングは、電流の測定値(未処理の電流とCOBR)が2種類の定義済み領域の1つに該当する場合に限って行われます。第1の範囲は、100μV以下の充電電流が積算されるのを防止します。第2の範囲は、25μV(絶対値)以下の放電電流が積算されるのを防止します。充電電流のブランキングは常に行われますが、放電電流のブランキングは制御レジスタのNBENビットをセットすることによってイネーブルする必要があります。詳細については「制御レジスタの形式」の説明をご覧ください。

電流測定利得

DS2775~DS2778の電流測定利得は、RSGAINレジスタを通じて調節可能であり、データシートに記載された精度を満たすように工場出荷時に較正されています。RSGAINにはユーザがアクセス可能であり、電流測定の精度を改善するためにモジュールまたはパックの製造後に再プログラムすることができます。RSGAINの調節によって外付け検出抵抗の公称値に対する変動を補正することが可能で、低コストで低精度の電流検出抵抗の使用が可能になります。RSGAINは、EEPROMメモリブロック内の2バイトに保存される11ビットの値です。RSGAINの値によって、0~1.999の利得が0.001(正確には2~10)ステップで調節されます。正確な電流測定を保証するために、ユーザはRSGAINを慎重にプログラムする必要があります。工場出荷時には、利得の較正值はパラメータEEPROMブロック内の独立した2つの位置、すなわち再プログラムが可能なRSGAINと読取り専用のFRSGAINに保存されています。RSGAINによって、電流測定で使用される利得が決定されます。FRSGAINの値は、




図8. 電流オフセットバイアスレジスタの形式




図9. RSGAINレジスタ

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

工場出荷時の較正值を保存するためだけに提供されており、電流測定値の較正には使用されません。16ビットのFRSGAINの値は、アドレスB0hおよびB1hから読み取ることができます。

検出抵抗の温度補償

DS2775~DS2778は電流検出抵抗を温度補償して、温度による検出抵抗の値の変動を補正することができます。DS2775~DS2778は工場出荷時のプログラムで検出抵抗の温度係数RSTCにゼロが設定されており、温度補償機能がオフになっています。RSTCにはユーザがアクセス可能であり、高い温度係数の電流検出抵抗を使用する場合に、電流の精度を改善するためにモジュールまたはパックの製造後に再プログラムすることができます。RSTCは、パラメータEEPROMメモリブロックに保存される8ビットの値です。RSTCの値によって、0~+7782ppm/°Cの温度係数が30.5ppm/°Cステップで設定されます。正確な電流測定を保証するために、ユーザはRSTCを慎重にプログラムする必要があります。

温度補償の調節は、温度レジスタが0.5°Cごとの境界を越えるときに行われます。温度補償は、抵抗とチップ上の温度センサの熱結合を最適化するために、抵抗をできる限りV_{SS}端子の近くに配置した場合に最も効果を発揮します。銅のPCB配線パターンによって電流の分路が構成される場合は、できる限りDS2775~DS2778のパッケージの下にパターン配線をしてください。

電流の積算

電流の測定値は、個々の変換期間の完了時に内部で加算または積算され、結果が積算電流レジスタ(ACR)に保存

されます。ACRの精度は、電流測定と変換タイムベースの両方に依存します。ACRの範囲は0~+409.6mVhで、最下位ビット(LSb)は6.25μVhです。切り捨て誤差を防止するために、補助レジスタに個々の積算時の端数が保存されます。端数積算結果のビットにユーザがアクセスすることはできません。充電電流の積算結果がレジスタの最大値を上回る場合は最大値が通知されますが、反対に、放電電流の積算結果がレジスタの最小値を下回る場合は最小値が通知されます。

長時間にわたって小さな正のオフセット誤差を積算することによる影響を防止するために、100μV以下の充電電流(電流レジスタの正の値)は積算されません。この効果によって、クーロンカウント処理に関しては、充電電流の最小値がR_{SNS} = 0.020Ωの場合は5mAに、R_{SNS} = 0.005Ωの場合は20mAに制限されます(詳細については表2をご覧ください)。

ACRの読取りアクセスと書込みアクセスは許可されています。ACRへの書込みは、最初に上位バイト(MSB)、次にLSBの順で行う必要があります。ACRへの書込みが行われるたびに積算結果の端数ビットがクリアされます。書込みは3.5秒以内に完了する必要があります。ACRへの書込みは、ADCによるオフセット補正変換が実行され、内部のオフセット補正係数が更新されるようにします。電流測定と積算は、ACRへの書込み後の2番目の変換から開始されます。電源断時に備えてACRの値を保存しておくため、ACRの値はEEPROMにバックアップされ、ACRの値は起動時にEEPROMから復元されます。具体的なアドレス位置とバックアップの頻度については「メモリマップ」をご覧ください。




図10. 積算電流レジスタの形式

表2. 分解能および範囲と検出抵抗との対照表

TYPE OF RESOLUTION/RANGE	V _{SS} - V _{SNS}	R _{SNS}			
		20mΩ	15mΩ	10mΩ	5mΩ
Current Resolution	1.5625μV	78.13μA	104.2μA	156.3μA	312.5μA
Current Range	±51.2mV	±2.56A	±3.41A	±5.12A	±10.2A
ACR Resolution	6.25μVh	312.5μAh	416.7μAh	625μAh	1.250mAh
ACR Range	±409.6mVh	±20.48Ah	±27.30Ah	±40.96Ah	±81.92Ah

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

積算バイアス

設計によっては、システム的な誤差やアプリケーションが電流積算処理に任意のバイアスを必要とします。電流積算バイアスレジスタ(CAB)は、ユーザが設定した一定の正極性または負極性のバイアスを電流積算処理に含めることができます。CABの値を使用して、検出抵抗を流れないバッテリー電流の推定、バッテリーの自己放電の推定、または電流測定の分解能以下の電流レベルの推定を行うことができます。電流レジスタと同じ各ビットの重みを持つユーザが設定した2の補数の値が、電流変換サイクルごとに1回ACRに加算されます。CABは起動時にEEPROMメモリからロードされます。

サイクルカウンタ

サイクルカウンタは、累計放電サイクルの絶対値カウントです。このレジスタは、「セルの走行距離計」としての役割を目的としています。LSbは2サイクルであり、最大510回の放電サイクルをカウントすることが可能です。このレジスタはループしません。最大値に達するとこのレジスタはクランプされます。パラメータEEPROMメモリブロック(ブロック1)がロック解除されている間、このレジスタは読み書きアクセスが可能です。EEPROMブロックがロックされると、サイクルカウントレジスタは読み取り専用になります。

容量推定アルゴリズム

残容量の推定は、リアルタイムで測定された値、セルの特性、およびアプリケーションの動作限界を示す保存済みのパラメータが使用されます。図13にアルゴリズムの入力と出力を示します。

セル特性のモデル化

残容量の推定において妥当な精度を達成するためには、温度、負荷電流、および充電終了ポイントにおけるセルの動作特性を考慮する必要があります。Li+セルの挙動は非線形であるため、容量推定で良好なレベルの精度を達成するには、これらの特性を容量の推定に含める必要があります。DS2775~DS2778で使用しているFuelPack方式についての概要は、アプリケーションノート131「Lithium-Ion Cell Fuel Gauging with Maxim Battery Monitor ICs」(英文)に記載されています。ハードウェアによる効率的な実装を容易にするため、アプリケーションノート131で概説されている方式の修正版を使用して、DS2775~DS2778にセル特性が保存されています。フル、アクティブエンプティ、およびスタンバイエンプティという名前の3個のモデル曲線で構成される区分法線形モデルを再現する参照処理によって、フルとエンプティの両ポイントが復元されます。各モデル曲線は、1から5までの番号を振られた5個の線分で構成されています。+40°C以上では、セグメント5のモデル曲線は傾きゼロで無限に延びており、+40°C以上の温度におけるLi+セルのほぼ平坦な容量の変化を近似しています。各モデル曲線のセグメント4はその上端が+40°Cで始まり、セグメント3との接合点に向かって低温方向に延びています。セグメント3はセグメント2と接合し、セグメント2はセグメント1と接合しています。各モデル曲線のセグメント1は、セグメント2との接合点から無限に低い温度に向かって延びています。各セグメントを接合する3つの接合点または折点(図14でTBP12、TBP23、およびTBP34と表記)は、-128°C~+40°Cの範囲において1°C刻みで設定することができます。セグメント1、2、3、および4の傾きまたは微分係数も、0~15,555ppmの範囲にわたって61ppmステップで設定することができます。




図11. 電流積算バイアスレジスタの形式




図12. サイクルカウンタレジスタの形式

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図13. トップレベルのアルゴリズム図

フル

フル曲線は、所定の充電終了に対して所定のセルのフルポイントが温度にどのように依存するかを規定します。アプリケーションの充電終了方式を使用して表の各値を決定する必要があります。DS2775~DS2778は、セルの特性表の値からフル曲線を再現して、それぞれの温度におけるバッテリーのフル容量を決定します。再現は1℃の温度刻みで行われます。

アクティブエンプティ

アクティブエンプティ曲線は、温度に対するアクティブエンプティポイントの変動を規定します。アクティブエンプティポイントは、高レベルの負荷電流(高出力動作モード時に持続する値)に基づく放電率でのシステムの動作に必要な最低電圧として規定されます。この負荷電流はアクティブエンプティ電流(IAE)としてプログラムされ、電流レジスタからの読み取り値に対応する3.5秒

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図14. セルモデルの例を示す図

間の平均値になります。指定された最低電圧、すなわちアクティブエンプティ電圧(VAE)は、電圧レジスタからの読み取り値に対応する110msの間の平均値になります。VAEの値は、2つのセルの電圧 V_{IN1} と V_{IN2} の平均を表します。DS2775~DS2778は、セルの特性表の値からアクティブエンプティ曲線を再現して、それぞれの温度におけるバッテリーのアクティブエンプティ容量を決定します。再構成は1°Cの温度刻みで行われます。

スタンバイエンプティ

スタンバイエンプティ曲線は、温度に対するスタンバイエンプティポイントの変動を規定します。スタンバイエンプティポイントは、アプリケーションのスタンバイ電流で規定される放電率でのスタンバイ動作に必要な最低電圧として規定されます。一般的な携帯用のアプリケーションでは、スタンバイエンプティはバッテリーがDRAMのリフレッシュをそれ以上サポートができなくなるポイントを表しており、したがってスタンバイ電圧はDRAMの最低電圧供給要件によって設定され

ます。他のアプリケーションでは、バッテリーがゲームやオーガナイザ機能などの完全なアプリケーション動作のサブセットをそれ以上サポートができなくなるポイントをスタンバイエンプティが表す場合があります。スタンバイ負荷電流および電圧はセル特性の決定に使用されますが、DS2775~DS2778にはプログラムされません。DS2775~DS2778は、セルの特性表からスタンバイエンプティ曲線を再現して、それぞれの温度におけるバッテリーのスタンバイエンプティ容量を決定します。再現は、1°C刻みの温度で行われます。

セルモデルの構成

セルモデルは、+40°Cにおける満充電状態を基準にすべてのポイントを正規化して再現されます。すべての値はセルパラメータEEPROMブロックに保存されます。+40°Cのフル値は μVh 単位で、LSbが6.25 μVh で保存されます。+40°Cのアクティブエンプティの値は、+40°Cのフルに対するパーセンテージとして、分解能 2^{-10} で保存されます。+40°Cでのスタンバイエンプティは

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

定義上ゼロであり、したがって保存の必要はありません。各モデル曲線の4つのセグメントの傾き(微分係数)は、ppm/°CでセルパラメータEEPROMブロックに保存されます。各セグメントの折点の温度もここに保存されます(値の保存方法の詳細については、アプリケーションノート3584「Storing Battery Fuel Gauge Parameters in DS2780」(英文)を参照してください)。このようにして保存されるデータの例を、表3に示します。

アプリケーションパラメータ

フルポイントとエンプティポイントを検出し、かつmAh単位で結果を計算するためには、セルモデルの特性の




図15. 参照機能の図

ほかに数個のアプリケーションパラメータが必要になります。

検出抵抗の素数(RSNSP)

RSNSPには、絶対容量の結果の計算に使用する検出抵抗の値を保存します。値は1バイトのコンダクタンス値としてモー(1/Ω)の単位で保存されます。RSNSPは1Ω~3.922mΩの抵抗値をサポートします。RSNSPはパラメータEEPROMブロック内に存在しています。

$$RSNSP = 1/R_{SNS} \text{ (単位: モー} = 1/\Omega)$$

充電電圧(VCHG)

VCHGには、満充電状態の検出に使用する充電電圧スレッシュホールドを保存します。電圧は19.5mVを単位とする1バイト値の形で保存され、範囲は0~4.978Vです。信頼性の高い充電終了検出を確実にするために、VCHGには充電サイクル終了時の平均セル電圧よりわずかに低い値を設定する必要があります。VCHGはパラメータEEPROMブロック内に存在しています。

表3. セル特性表の例(+40°Cで正規化)

Manufacturer's Rated Cell Capacity: 1000mAh	
Charge Voltage: 4.2V	Termination Current: 50mA
Active Empty (V): 3.0V	Standby Empty (I): 300mA
Sense Resistor: 0.020Ω	

SEGMENT BREAKPOINTS
TBP12 = -12°C
TBP23 = 0°C
TBP34 = 18°C

CALCULATED VALUE	+40°C NOMINAL (mAh)	SEGMENT 1 (ppm/°C)	SEGMENT 2 (ppm/°C)	SEGMENT 3 (ppm/°C)	SEGMENT 4 (ppm/°C)
Full	1051	3601	3113	1163	854
Active Empty		2380	1099	671	305
Standby Empty		1404	427	244	183

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

最小充電電流(IMIN)

IMINには、満充電状態の検出に使用する充電電流スレッシュホールドを保存します。値は、 $50\mu\text{V}$ ($\text{IMIN} \times R_{\text{SNS}}$)を単位とする1バイト値の形で保存され、範囲は0~12.75mVです。 $R_{\text{SNS}} = 20\text{m}\Omega$ とすると、IMINは0~637.5mAの範囲を2.5mAステップでプログラムすることができます。信頼性の高い充電終了の検出を確実にするために、IMINには充電サイクル終了時の充電電流よりわずかに大きい値を設定する必要があります。IMINはパラメータEEPROMブロック内に存在しています。

アクティブエンプティ電圧(VAE)

VAEには、アクティブエンプティポイントの検出に使用する電圧スレッシュホールドを保存します。値は19.5mVを単位とする1バイトで保存され、範囲は0~4.978Vです。VAEはセルの電圧の平均として保存されます。VAEはパラメータEEPROMブロック内に存在しています。詳細については、「セル特性のモデル化」の項をご覧ください。

アクティブエンプティ電流(IAE)

IAEには、アクティブエンプティポイントの検出に使用する放電電流スレッシュホールドを保存します。符号なしの値は放電電流の大きさを表し、 $200\mu\text{V}$ を単位とする1バイトで保存され、範囲は0~51.2mVです。 $R_{\text{SNS}} = 20\text{m}\Omega$ とすると、IAEは0~2550mAの範囲を10mAステップでプログラムすることができます。IAEはパラメータEEPROMブロック内に存在しています。詳細については、「セル特性のモデル化」の項をご覧ください。

経年変化容量(AC)

ACには、通常の使用中に発生するバッテリー容量低下の推定に使用する定格セル容量を保存します。値はACRと同じ単位($6.25\mu\text{Vh}$)の2バイトで保存されます。ACをメーカーの定格セル容量に設定した場合、推定経年変化率は100サイクルの全容量相当の放電につき約2.4%になります。等価全容量放電とするために、部分放電サイクルが加算されます。デフォルトの経年変化の推定は、500回の等価サイクル後に88%の容量になります。ACにセルメーカーの定格以外の値を設定することによって、推定経年変化率を調節することができます。ACに小さな値を設定すると推定経年変化率が加速されます。ACに大きな値を設定すると推定経年変化率が減速されます。ACはパラメータEEPROMブロック内に存在しています。

寿命スカラー(AS)

ASは、経年変化を保障するために、セル容量の推定結果を下方修正します。ASは49.2%~100%を範囲とする1バイトの値です。LSbの重みは0.78% (正確には 2^{-7})です。100% (10進の128または80h)の値は、新品の

バッテリーを表します。セル特性表にプログラムされている定格セル容量よりも大きな初期容量を持つバッテリーに対して、より大きな容量の学習を可能とするため、パック製造時の最初のAS値としては95%という値が推奨されます。ASは、経年変化容量によって導入される経年変化の推定および容量学習機能によって修正されます。

一般に、バッテリーは満充電容量が定格容量の80%になったときに損耗したものと見なされますので、ASの値は0%までの範囲を含む必要はなく、50% (10進の64または40h)に固定されます。ASからの読み値が50%であった場合、ホストはユーザに学習サイクルの開始を促す必要があります。

ホストシステムはASに書き込みおよび読取りアクセスをしますが、ASに書き込む時には、累積推定寿命が誤った値で上書きされないように注意する必要があります。ASは自動的にEEPROMに保存されます。起動時にEEPROMの値が復元されます。

容量推定操作

サイクルカウントをベースとした経年変化の推定

前述のように、ASレジスタの値は累積放電量に基づいて時々調節されます。各放電サイクルの間にACRレジスタはデクリメントされるため、内部カウンタがACの32倍に等しくなるまでインクリメントされます。その後ASが1だけデクリメントされ、結果として重み付きの満充電バッテリー容量が0.78% (100サイクルにつき約2.4%)減少することになります。学習サイクルが実行された場合は内部カウンタがリセットされます。経年変化推定率のカスタマイズに関する推奨事項については、「経年変化容量(AC)」の項をご覧ください。

学習機能

Li+セルは1に近い充電効率を示すため、既知のエンプティポイントから既知のフルポイントまでの間にLi+セルに供給される充電量は、セルの容量の信頼できる尺度とすることができます。エンプティからフルまでの連続的な充電が1つの学習サイクルになります。最初にアクティブエンプティポイントを検出する必要があります。この時点で学習フラグ(LEARNF)がセットされます。次に、充電の開始後は、バッテリーが満充電になるまで途切れることなく充電する必要があります。満充電を検出するとLEARNFがクリアされ、満充電(CHGTF)フラグがセットされて、学習したセルの容量に従ってASが調節されます。学習機能に基づく満充電容量の推定は、経年変化容量下で導入されるサイクルカウントベースの推定よりも正確です。学習機能はセルの現在の性能を反映します。サイクルカウントベースの推定は、標準的なセルに

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

関するメーカーの推奨値から導かれる概算です。したがって、サイクルカウントベースの推定に使用される内部カウンタは学習サイクルの終了後にリセットされます。サイクルカウントベースの推定は、学習サイクルが実行されていない場合にのみ使用されます。

ACR管理

クーロンカウントをモデル曲線の限界内に保つために、時々ACRの値が調節されます。バッテリーが満充電されたとき(CHGTFがセットされたとき)、ACRは現在の温度における寿命の重みが最大の参照値と同じ値に設定されます。学習サイクルが進行中の場合、ASの更新後にACR値の補正が行われます。エンプティ状態が検出された場合(LEARNFおよび/またはAEFがセットされた場合)、ACRの調節は以下の条件によって行われます。

- AEFがセットされLEARNFがセットされていない場合、アクティブエンプティポイントは検出されていません。バッテリーは、そのモデルのアクティブエンプティ容量以下であると予想されます。ACRが現在の温度におけるアクティブエンプティのモデル値より大きい場合にのみ、ACRに現在の温度におけるアクティブエンプティのモデル値がセットされます。
- AEFがセットされ、LEARNFがセットされておらず、ACRが現在の温度におけるアクティブエンプティのモデル値より小さい場合、ACRは更新されません。
- LEARNFがセットされている場合、バッテリーはアクティブエンプティポイントに到達しており、ACRにアクティブエンプティのモデル値がセットされます。

フルの検出

V_{IN1} と V_{IN2} の2つの電圧レジスタの平均が、2回の平均電流(IAVG)の読取りの期間に連続して充電電圧(VCHG)スレッショルドを上回っており、かつ両方のIAVGの読み値が充電終了電流(IMIN)を下回っている場合、フルの検出が行われます。また、連続する2回のIAVGの読み値が正で、かつ非ゼロ(>16 LSB)である必要があります。これによって、バッテリーを充電器から取り外した際にフルの誤検出とならないようにします。フルの検出によって、ステータスレジスタ内のフル(CHGTF)ビットがセットされます。

アクティブエンプティポイントの検出

V_{IN1} と V_{IN2} の2つの電圧レジスタの平均がVAEスレッショルドを下回り、直前の2回の電流の読み値がIAEを上回っている場合に、アクティブエンプティポイントが検出されます。これによって、バッテリーがアクティブエンプティポイントに到達した事象が得られます。直前の2回の電流の読み値が負であり大きさがIAEより大きい、すなわち、IAEスレッショルドの指定よりも大きな放電

電流である必要があることに注意してください。放電率を使用して電圧レベルを制限することで、モデルの構築に使用されるものより大幅に小さな負荷ではアクティブエンプティポイントが検出されなくなります。また、非常に小さな負荷で深い放電をした後にIAEより大きな負荷が続く場合には、アクティブエンプティポイントが検出されないことが必要です。どちらの場合も、次の充電の学習サイクルでアクティブ容量の測定値にスタンバイ容量の一部が含まれることとなります。アクティブエンプティポイントの検出によって、ステータスレジスタ内の学習フラグ(LEARNF)ビットがセットされます。

注：アクティブエンプティポイントとアクティブエンプティフラグを混同しないでください。アクティブエンプティフラグは、VAEスレッショルドを超えた場合にのみセットされます。

結果レジスタ

DS2775~DS2778は、測定およびセル特性の処理を3.5秒間隔で行って7個の結果レジスタに渡します。ほとんどのアプリケーションでは、結果レジスタを直接ユーザに表示すれば十分です。ホストシステムは、システム用にカスタマイズされた値を生成したり、あるいは測定値、結果、およびユーザEEPROMの値を組み合わせてユーザ表示を生成することができます。

FULL(T)

現在の温度におけるバッテリーの満充電容量が、+40°Cでのフル値に正規化して通知されます。この15ビットの値には、所定の温度におけるセルモデルのフル値が反映されます。FULL(T)レジスタは、50%~100%の範囲の値を61ppm(正確には 2^{-14})の分解能で通知します。レジスタの形式は100%を超える値を許容しますが、レジスタ値は100%を最大値として固定されます。

Active Empty、AE(T)

現在の温度におけるバッテリーのアクティブエンプティ容量は、+40°Cでのフル値に正規化して通知されます。この13ビットの値には、所定の温度におけるセルモデルのアクティブエンプティ値が反映されます。AE(T)レジスタは、0%~49.8%の範囲の値を61ppm(正確には 2^{-14})の分解能で通知します。

Standby Empty、SE(T)

現在の温度におけるバッテリーのスタンバイエンプティ容量は、+40°Cでのフル値に正規化して通知されます。この13ビットの値には、現在の温度におけるセルモデルのスタンバイエンプティ値が反映されます。SE(T)レジスタは、0%~49.8%の範囲の値を61ppm(正確には 2^{-14})の分解能で通知します。

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図16. Remaining Active Absolute Capacity (RAAC) [mAh]

RAACレジスタは、現在の温度条件下におけるアクティブエンプティポイントまでの利用可能な容量をミリアンペア時 (mAh)の絶対単位で通知します。RAACは16ビットです。




図17. Remaining Standby Absolute Capacity (RSAC) [mAh]

RSACレジスタは、現在の温度条件下におけるスタンバイエンプティポイント容量までの利用可能な残りバッテリー容量をミリアンペア時(mAh)の絶対単位で通知します。RSACは16ビットです。




図18. Remaining Active Relative Capacity (RARC) [%]

RARCレジスタは、現在の温度条件下におけるアクティブエンプティポイントまでの利用可能な残りのバッテリー容量をパーセント(%)の相対単位で通知します。RARCは8ビットです。




図19. Remaining Standby Relative Capacity (RSRC) [%]

RSRCレジスタは、現在の温度条件下におけるスタンバイエンプティポイント容量までの利用可能な残りバッテリー容量をパーセント(%)の相対単位で通知します。RSRCは8ビットです。

結果の計算

$$\text{RAAC [mAh]} = (\text{ACR[mVh]} - \text{AE(T)} \times \text{FULL40[mVh]}) \times \text{RSNSP [mhos]}^*$$

$$\text{RSAC [mAh]} = (\text{ACR[mVh]} - \text{SE(T)} \times \text{FULL40[mVh]}) \times \text{RSNSP [mhos]}^*$$

$$\text{RARC [\%]} = 100\% \times (\text{ACR[mVh]} - \text{AE(T)} \times \text{FULL40[mVh]}) / ((\text{AS} \times \text{FULL(T)} - \text{AE(T)}) \times \text{FULL40[mVh]})$$

$$\text{RSRC [\%]} = 100\% \times (\text{ACR[mVh]} - \text{SE(T)} \times \text{FULL40[mVh]}) / ((\text{AS} \times \text{FULL(T)} - \text{SE(T)}) \times \text{FULL40[mVh]})$$

*RSNSP = 1/RSNS

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

保護、ステータス、および制御レジスタ

保護レジスタの形式

保護レジスタは、Li+保安回路によって検出された事象をビット[3:2]で通知します。ビット0および1は、FETゲートドライバの充電および放電をディセーブルするために使用されます。ビット[3:2]は内部のハードウェアによってのみセットされます。ビット2および3はハードウェアによってのみクリアされます。ビット0および1は、起動時およびスリープモードからアクティブモードへの遷移時にセットされます。アクティブモードでは、これらのビットをクリアすることによって、一方または両方のFETのFETゲートドライブをディセーブルすることができます。これらのビットをセットすると、保護障害がない場合にのみFETがオンになります。

保護レジスタ(00h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
X	X	X	X	CC	DC	CE	DE

ビット7~4：予備

ビット3：充電制御フラグ(CC)。CCはCC端子ドライバのロジック状態を示します。CCフラグがセットされている場合はCCがハイであることを示し、クリアされている場合はCCがローであることを示します。CCフラグは読取り専用です。

ビット2：放電制御フラグ(DC)。DCはDC端子ドライバのロジック状態を示します。DCフラグがセットされている場合はDCがハイであることを示し、クリアされている場合はDCがローであることを示します。DCフラグは読取り専用です。

ビット1：充電イネーブルビット(CE)。CC端子が充電FETをオン状態に駆動できるようにするためには、CEをセットする必要があります。CEは安全回路に対するイネーブル入力として機能します。すべての安全条件が満たされてCEがセットされている場合、CC端子が V_{CP} に駆動されます。CEがクリアされると、CC端子がローに駆動されて充電FETをディセーブルします。CEの起動時のデフォルト状態は1です。

ビット0：放電イネーブルビット(DE)。DC端子が放電FETをオン状態に駆動できるようにするためには、DEをセットする必要があります。DEは安全回路に対するイネーブル入力として機能します。すべての安全条件が満たされてDEがセットされている場合、DC端子が V_{CP} に駆動されます。DEがクリアされると、DC端子がローに駆動されて放電FETをディセーブルします。DEの起動時のデフォルト状態は1です。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

ステータスレジスタの形式

ステータスレジスタには、デバイスの状態を通知するビットが含まれています。すべてのビットが内部でセットされます。CHGTF、AEF、SEF、およびLEARNFの各ビットは読取り専用です。

ステータスレジスタ(01h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CHGTF	AEF	SEF	LEARNF	X	X	X	X

ビット7：充電終了フラグ(CHGTF)。 CHGTFがセットされている場合、 V_{IN1} と V_{IN2} の電圧の平均および平均電流レジスタの値がVCHGスレッシュホールドを継続して上回り、IMINスレッシュホールドを下回る状態が満充電条件の検出に十分な時間にわたって続いたことを示します。CHGTFは、RARCが90%以下のときクリアされます。CHGTFは読取り専用です。

ビット6：アクティブエンプティフラグ(AEF)。 AEFがセットされている場合、バッテリーがアクティブエンプティポイント以下であることを示します。AEFは、 V_{IN1} と V_{IN2} の電圧の平均がVAEスレッシュホールド以下のときにセットされます。AEFは、RARCが5%より大きいときにクリアされます。AEFは読取り専用です。

ビット5：スタンバイエンプティフラグ(SEF)。 SEFがセットされている場合、RSRCが10%以下であることを示します。SEFは、RSRCが15%より大きいときにクリアされます。SEFは読取り専用です。

ビット4：学習フラグ(LEARNF)。 LEARNFは、現在の充電サイクルがバッテリー容量の学習に使用することができることを示します。LEARNFは、アクティブエンプティポイントが検出されたときにセットされます。これは、 V_{IN1} と V_{IN2} の電圧の平均がVAEスレッシュホールド以下に低下し、直前の2回の電流レジスタの値が負であり、かつ大きさがIAEスレッシュホールドより大きい場合に発生します。詳細については「アクティブエンプティポイントの検出」の項をご覧ください。LEARNFは、以下のいずれかが発生したときクリアされます。

- 1) 学習サイクルが完了する(CHGTFがセットされる)。
- 2) 電流レジスタの値が負になって放電電流が流れていることを示す。
- 3) $ACR = 0$ 。
- 4) ACRの値が書き込まれるか、EEPROMから呼び出される。
- 5) スリープモードに移行する。

LEARNFは読取り専用です。

ビット3および0：予備。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

制御レジスタの形式

すべての制御レジスタのビットは読み書きアクセスが可能です。制御レジスタは起動時にパラメータEEPROMメモリから呼び出されます。起動後はシャドウRAMでレジスタのビット値を変更することができます。起動時のデフォルト値はCopy Dataコマンドを使用して保存されます。

制御レジスタ(60h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
NBEN	UVEN	PMOD	RNAOP	VUV1	VUV0	PSPIO	PSDQ

ビット7：負ブランキングイネーブル(NBEN)。値を1にすると、最大25 μ Vまでの負電流値のブランキングがイネーブルされます。値を0にすると負の電流のブランキングがディセーブルされます。起動時のデフォルトはNBEN = 0です。

ビット6：低電圧イネーブル(UVEN)。値を1にすると、 V_{IN1} と V_{IN2} の電圧の平均が V_{UV} 以下で、かつDQがいずれかのロジックレベルが t_{SLEEP} の間安定している場合、DS2775~DS2778をスリープモードに移行させることができます。値を0にすると、低電圧状態でのスリープモードへの移行がディセーブルされます。

ビット5：パワーモードイネーブル(PMOD)。値を1にすると、DQが t_{SLEEP} の間ローのとき、DS2775~DS2778をスリープモードに移行させることができます。値を0にすると、DQに関連するスリープモードへの移行がディセーブルされます。

ビット4：Read Net Addressオペコード(RNAOP)。値を0にすると、Read Net Addressコマンドのオペコード値として33hが選択されます。値を1にすると、Read Net Addressコマンドのオペコード値として39hが選択されます。

ビット3および2：低電圧スレッシュホールド(VUV[1:0])。デバイスが低電圧条件を検出する電圧を表4に従って設定します。

ビット1：パワースイッチPIOイネーブル(PSPIO)。値を1にすると、PIO端子がパワースイッチ入力としてイネーブルされます。値を0にするとPIO端子のパワースイッチ入力機能がディセーブルされます。この制御はPSDQの状態とは無関係です。

ビット0：パワースイッチDQイネーブル(PSDQ)。値を1にすると、DQ端子がパワースイッチ入力としてイネーブルされます。値を0にするとDQ端子のパワースイッチ入力機能がディセーブルされます。この制御はPSPIOの状態とは無関係です。このビットはDS2777/DS2778では無効です。

表4. 低電圧スレッシュホールド

VUV[1:0] BIT FIELD	V_{uv} (V)
00	2.00
01	2.30
10	2.45
11	2.60

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

過電圧スレッシュホールドレジスタの形式

8ビットの過電圧スレッシュホールドレジスタ(VOV)で保護回路の過電圧スレッシュホールドを設定します。V_{IN1}またはV_{IN2}の電圧のどちらかがt_{OV}Dの間OVスレッシュホールドを上回った場合、過電圧条件が検出されます。VOVレジスタのLSBは2 x 5V/1024 = 31.25mVです。V_{OV}の設定点は次式で算出することができます。

$$V_{OV} = (678 + 2 \times \text{過電圧スレッシュホールドレジスタの値}) \times 5V/1024$$

例：

$$\text{過電圧スレッシュホールドレジスタ} = 1110110b = 118D$$

$$V_{OV} = (678 + 2 \times 118) \times 5V/1024 = 4.46289V$$

過電圧スレッシュホールドレジスタ(7Fh)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
X	VOV6	VOV5	VOV4	VOV3	VOV2	VOV1	VOV0

表5. VOVレジスタに設定可能な値

VOV[6:0] BIT FIELD	V _{ov} (V)
0000000	3.311
0000001	3.320
0000010	3.330
0000011	3.340
0000100	3.350
0000101	3.359
0000110	3.369
0000111	3.379
0001000	3.389
0001001	3.398
0001010	3.408
0001011	3.418
0001100	3.428
0001101	3.438
0001110	3.447
0001111	3.457
...	...

VOV[6:0] BIT FIELD	V _{ov} (V)
1110000	4.404
1110001	4.414
1110010	4.424
1110011	4.434
1110100	4.443
1110101	4.453
1110110	4.463
1110111	4.473
1111000	4.482
1111001	4.492
1111010	4.502
1111011	4.512
1111100	4.521
1111101	4.531
1111110	4.541
1111111	4.551

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

過電流スレッシュホールド

過電流スレッシュホールドは、RSGAINレジスタの上位の一部で設定されます。OC1ビットとOC0ビットで充電および放電スレッシュホールドの過電流スレッシュホールドを設定します。短絡スレッシュホールドはSC0ビットによって設定されます(過電流と短絡のスレッシュホールド値については、それぞれ表6および表7をご覧ください)。DS2775~DS2778は、過電流の事象に関しては t_{OCD} 、短絡の事象に関しては t_{SCD} という固定値の遅延を備えています。すなわち、電流ADCの読み値が t_{OCD} より長い間過電流スレッシュホールドを上回るか、 t_{SCD} より長い間短絡スレッシュホールドを上回らなければ、FETはオフになりません。それぞれの遅延より短い過電流および短絡の事象は無視されます。




図20. 過電流および短絡スレッシュホールドのビット形式

表6. COCとDOCに設定可能な値

OC[1:0] BIT FIELD	V _{COC} (mV)	V _{DOC} (mV)
0 0	-25	38
0 1	-38	50
1 0	-50	75
1 1	-75	100

表7. SCに設定可能な値

SC0 BIT FIELD	V _{SC} (mV)
0	150
1	300

特殊機能レジスタの形式

レジスタのすべてのビットは読み書きアクセスが可能であり、それぞれのビット定義内でデフォルト値を持っています。

特殊機能レジスタ(15h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
X	X	X	X	X	X	SHA_IDLE	PIOB

ビット7~2: 予備。

ビット1: SHAアイドルビット(SHA_IDLE)。DS2777/DS2778の場合、SHAの計算を実行中はこのビットの読み値がロジック1になり、計算完了時には読み値がロジック0になります。

ビット0: PIO端子検出および制御ビット(PIOB)。PIOBビットに0を書き込むとPIO端子のオープンドレイン出力ドライバが作動して、PIO端子がローに強制されます。PIOBに1を書き込むと出力ドライバがディセーブルされて、PIO端子をハイにプルアップしたり入力として使用したりすることが可能になります。PIOBの読み取りを行うと、PIO端子に強制されているロジックレベルが返されます。PIO端子が未接続の状態 PIOBをセットすると、弱プルダウン電流ソースによってPIO端子が V_{SS} に駆動されることに注意してください。起動時にはPIOBに1がセットされます。スリープモードでPIO端子がハイインピーダンスになるようにするために、スリープモード時にもPIOBがセットされます。注: PSPIOがイネーブルされている場合は、PIOBに0を書き込まないでください。

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

EEPROMレジスタ

EEPROMレジスタはEEPROMブロックのアクセス制御を行います。EEPROMブロックをロックして、ブロック内のデータの変更を防止することが可能です。ブロックをロックすると、そのブロックへの書き込みアクセスがディセーブルされます。一度ブロックをロックするとロックを解除することはできません。EEPROMブロックに対する読取りアクセスは、ロック/非ロック状態による影響を受けません。

EEPROMレジスタの形式(1Fh)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
EEC	LOCK	X	X	X	X	BL1	BL0

ビット7：EEPROMコピーフラグ(EEC)。この読取り専用ビットが1の場合、Copy Dataコマンドが実行中であることを示します。このビットがハイの間は、EEPROMアドレスに対する書き込みが無視されます。このビットの値が0の場合、非ロック状態のEEPROMに対するデータ書き込みが可能であることを示します。

ビット6：EEPROMロックイネーブル(LOCK)。LOCKビットが0の場合、Lockコマンドは無視されます。このビットに1を書き込むと、Lockコマンドが有効になります。LOCKビットをセットした後、次のコマンドとしてLockコマンドを送出する必要があり、それ以外の場合はLOCKビットが0にリセットされます。ロック操作の完了後、LOCKビットは0にリセットされます。LOCKビットは揮発性のR/Wビットであり、POR時に0に初期化されます。

ビット5～2：予備。

ビット1：パラメータEEPROMブロック1ロックフラグ(BL1)。この読取り専用ビットが1の場合、EEPROMブロック1(アドレス60h～80h)がロック状態(読取り専用)であることを示し、0の場合はブロック1が非ロック状態(読取り/書き込み)であることを示します。

ビット0：ユーザEEPROMブロック0ロックフラグ(BL0)。この読取り専用ビットが1の場合、EEPROMブロック0(アドレス20h～2Fh)がロック状態(読取り専用)であることを示し、0の場合はブロック0が非ロック状態(読取り/書き込み)であることを示します。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

メモリ

DS2775~DS2778は、パラメータおよびユーザデータを保存するためのEEPROMメモリブロックを含めて、計測、ステータス、および制御用のレジスタが配置された256バイトのリニアなメモリ空間を備えています。「Reserved (予備)」と指定されているバイトアドレスの読取りを行うと、通常はFFhが返されます。これらのバイトには書き込みを行わないでください。一部のバイトレジスタは2個1組で2バイトのレジスタになっており、16ビットの値が保存されます。16ビット値のMSBは偶数アドレスに存在し、LSBが次のアドレス(奇数)バイトに存在します。2バイトレジスタのMSBに対する読取りを行うとMSBとLSBが同時にラッチされ、Read Data (データ読取り) コマンドの期間にわたって保持されて、読取り中にLSBが更新されるのを防ぎます。これによって、2個のレジスタバイト間の同期が保証されます。結果の整合性を保つため、必ず同一のRead Dataシーケンス内で2バイトレジスタのMSBとLSBを読み取ってください。

EEPROMメモリは、揮発性のシャドウRAM上にオーバーレイされた不揮発性のEEPROMセルで構成されています。Read DataとWrite Data (データ書き込み)の2つのコマンドによって、1-WireインタフェースからシャドウRAMにじかにアクセスすることが可能です(図21)。Copy DataおよびRecall Dataコマンドを使用して、EEPROMセルとシャドウRAMの間でデータを転送します。EEPROMセルに保存されているデータを変更するには、データをシャドウRAMに書き込んだ後でEEPROMにコピーする必要があります。EEPROMセルに保存されているデータを確認するには、EEPROMのデータをシャドウRAMに

呼び出した後にシャドウRAMから読み取る必要があります。Copy Dataコマンドの発行後は、EEPROMのコピーが完了するまでEEPROMブロックにアクセスすることはできません(「EEPROM Reliability Specification (EEPROMの信頼性仕様)」の表の t_{EEC} をご覧ください)。

ユーザEEPROM – ブロック0

16バイトのユーザEEPROMメモリ(ブロック0、アドレス20h~2Fh)は、他のDS2775~DS2778の機能に拘束されない不揮発性メモリを備えています。ユーザEEPROMブロックへのアクセスは、DS2775~DS2778の動作に影響を与えません。ユーザEEPROMはロック可能で、一度ロックすると書き込みアクセスは不可能になります。バッテリーバックまたはホストシステムのメーカーは、ロットコード、日付コード、その他の製造、保証、または診断用の情報をプログラムした後、ユーザEEPROMをロックしてデータを保護することができます。ユーザEEPROMには、ホストデバイスでサイズの異なるバッテリーをサポートするための充電パラメータを、満充電までの推定時間パラメータなどの補助モデルデータとともに保存することもできます。

パラメータEEPROM – ブロック1

セルに関するモデルデータは、アプリケーションの動作パラメータと同様に、パラメータEEPROMメモリ(ブロック1、アドレス60h~80h)に保存されます。ACRレジスタ(MSBおよびLSB)とASレジスタは、RARCの結果が4%の境界を超えると自動的にEEPROMに保存されます(詳細については表8をご覧ください)。




図21. シャドウRAM経由でのEEPROMアクセス

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

表8. パラメータEEPROMメモリブロック

ADDRESS (HEX)	DESCRIPTION	ADDRESS (HEX)	DESCRIPTION
60h	Control Register	71h	AE Segment 3 Slope Register
61h	Accumulation Bias Register (AB)	72h	AE Segment 2 Slope Register
62h	Aging Capacity Register MSB (AC)	73h	AE Segment 1 Slope Register
63h	Aging Capacity Register LSB (AC)	74h	SE Segment 4 Slope Register
64h	Charge Voltage Register (VCHG)	75h	SE Segment 3 Slope Register
65h	Minimum Charge Current Register (IMIN)	76h	SE Segment 2 Slope Register
66h	Active-Empty Voltage Register (VAE)	77h	SE Segment 1 Slope Register
67h	Active-Empty Current Register (IAE)	78h	Sense-Resistor Gain Register MSB (RSGAIN)
68h	Active-Empty 40 Register	79h	Sense-Resistor Gain Register LSB (RSGAIN)
69h	Sense Resistor Prime Register (RSNSP)	7Ah	Sense-Resistor Temperature Coefficient Register (RSTC)
6Ah	Full 40 MSB Register		
6Bh	Full 40 LSB Register	7Bh	Current Offset Bias Register (COB)
6Ch	Full Segment 4 Slope Register	7Ch	TBP34 Register
6Dh	Full Segment 3 Slope Register	7Dh	TBP23 Register
6Eh	Full Segment 2 Slope Register	7Eh	TBP12 Register
6Fh	Full Segment 1 Slope Register	7Fh	Protector Threshold Register
70h	AE Segment 4 Slope Register	80h	2-Wire Slave Address Register

表9. メモリマップ

ADDRESS (HEX)	DESCRIPTION	READ/WRITE
00h	Protection Register	R/W
01h	Status Register	R/W
02h	RAAC Register MSB	R
03h	RAAC Register LSB	R
04h	RSAC Register MSB	R
05h	RSAC Register LSB	R
06h	RARC Register	R
07h	RSRC Register	R
08h	Average Current Register MSB	R
09h	Average Current Register LSB	R
0Ah	Temperature Register MSB	R
0Bh	Temperature Register LSB	R
0Ch	Voltage Register MSB, $V_{IN1} - V_{SS}$	R
0Dh	Voltage Register LSB, $V_{IN1} - V_{SS}$	R
0Eh	Current Register MSB	R
0Fh	Current Register LSB	R
10h	Accumulated Current Register MSB	R/W*
11h	Accumulated Current Register LSB	R/W*
12h	Accumulated Current Register LSB - 1	R

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

表9. メモリマップ(続き)

ADDRESS (HEX)	DESCRIPTION	READ/WRITE
13h	Accumulated Current Register LSB - 2	R
14h	Age Scalar Register	R/W*
15h	Special Feature Register	R/W
16h	Full Register MSB	R
17h	Full Register LSB	R
18h	Active-Empty Register MSB	R
19h	Active-Empty Register LSB	R
1Ah	Standby-Empty Register MSB	R
1Bh	Standby-Empty Register LSB	R
1Ch	Voltage Register MSB, $V_{IN2} - V_{IN1}$	R
1Dh	Voltage Register LSB, $V_{IN2} - V_{IN1}$	R
1Eh	Cycle Counter Register	R/W*
1Fh	EEPROM Register	R/W
20h to 2Fh	User EEPROM Register, Lockable, Block 0	R/W
30h to 5Fh	Reserved	—
60h to 80h	Parameter EEPROM Register, Lockable, Block 1	R/W
81h to AFh	Reserved	—
B0h	Factory Gain RSGAIN Register MSB	R
B1h	Factory Gain RSGAIN Register LSB	R
B2h to FDh	Reserved	—
FEh	2-Wire Command Register	W
FFh	Reserved	—

*アクティブモードでの動作中にレジスタ値が自動的にEEPROMに保存され、起動時にEEPROMから呼び出されます。

64ビットネットアドレス(ROM ID)

個々のDS2775~DS2778は、工場出荷時にプログラムされる64ビットの固有のROM IDを備えています。ネットアドレスの最初の8ビットは製品のファミリコード(32h)です。次の48ビットは固有のシリアル番号です。最後の8ビットは最初の56ビットの巡回冗長検査(CRC)です(図22参照)。

認証

DS2776/DS2778は、512ビットのメッセージブロックに対してFIPS 180準拠のSHA-1一方向ハッシュアルゴリズムを使用して実行される認証機能を備えています。メッセージブロックは、64ビットのシークレット、64ビットのチャレンジ、および384ビットの定数データで構成されます。必要に応じて、64ビットのネットアドレスがハッシュ操作に使用される384ビットの定数データ

の64ビットに代用されます。メッセージブロックの構成の詳細については、Maximにお問い合わせください。

ホストとDS2776/DS2778の両方が、互いに既知であるシークレットに基づいて結果を計算します。メッセージ認証コード(MAC)またはメッセージダイジェストと呼ばれる結果データが、ホスト側の結果との比較のためにDS2776/DS2778によって返されます。シークレットがバス上で伝送されることはないため、バストランフィックの監視によって捕捉することは不可能であることを注意してください。それぞれの認証の試みは、ホストシステムがWrite Challengeコマンドを通して64ビットのランダムなチャレンジを提供することによって開始されます。その後、ホストはCompute MACまたはCompute MAC with ROM IDコマンドを送出します。MACはFIPS 180に従って計算された後、LSbから順に160ビットのシリアルストリームとして返されます。




図22. 1-Wireネットアドレスの形式(ROM ID)

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2776/DS2778の認証コマンド _____

Write Challenge [0Ch]

このコマンドは、64ビットのチャレンジをDS2776/DS2778に書き込みます。コマンドのMSBが完了した直後に64ビットデータの引数のLSBを開始することができます。8バイト以上の書き込みを行った場合、最終的なチャレンジレジスタの値は不定になります。信頼性の高い結果を得るため、すべてのCompute MACまたはCompute Next Secretコマンドの前にWrite Challengeコマンドを送出する必要があります。

Compute MAC without ROM ID [36h]

このコマンドは、メッセージブロック内にROM IDを含めずにSHA-1の計算を開始します。ROM IDを使用しないため、このコマンドはROM IDとは無関係にマスタシークレットとMAC応答を使用することが可能です。DS2776/DS2778は、このコマンドの最後のビットを受信してから t_{SHA} でMACを計算します。MACの計算が完了した後、ホストは8個のwrite-zero (0の書き込み)のタイムスロットを書き込み、次に160個の読取りタイムスロットを送出して20バイトのMACを受信する必要があります。コマンドのタイミングについては図25をご覧ください。

Compute MAC with ROM ID [35h]

このコマンドは、メッセージブロック内にROM IDが含まれる点を除いて、Compute MAC without ROM IDと同様に構成されます。個々のDS2776/DS2778に固有のROM IDがMACの計算に含まれるため、トークンごとの固有のシークレットの使用およびマスタシークレットをホストデバイスで使用することができます。詳細については、アプリケーションノート1099「White Paper 4: Glossary of 1-Wire SHA-1 Terms」(英文)を参照してください。コマンドのタイミングについては図25をご覧ください。

表10に、バッテリーまたは周辺デバイスの認証に際して使用されるSHA-1関連コマンドの概要を示します。

表10. 認証機能コマンド

COMMAND	HEX	FUNCTION
Write Challenge	0Ch	Writes 64-bit challenge for SHA-1 processing. Required prior to issuing Compute MAC and Compute Next Secret commands.
Compute MAC without ROM ID (and Return MAC for the DS2776 only)	36h	Computes hash of the message block with logical 1s in place of the ROM ID. (Returns the 160-bit MAC for the DS2776 only.)
Compute MAC with ROM ID (and Return MAC for the DS2776 only)	35h	Computes hash of the message block including the ROM ID. (Returns the 160-bit MAC for the DS2776 only.)
Read ROM ID (DS2778 only)	39h	Returns the ROM ID (DS2778 only).
Read MAC (DS2778 only)	3Ah	Returns the 160-bit MAC (DS2778 only).

シークレットのクリア、計算、およびロックのための他の4個のコマンドについては、「シークレット管理機能コマンド」の項で説明します。

シークレット管理機能コマンド _____

表11に、すべてのシークレット管理機能コマンドの概要を示します。

Clear Secret [5Ah]

このコマンドは、64ビットのシークレットをすべて0 (0000 0000 0000 0000h)にセットします。ホストは、DS2776/DS2778が新しいシークレットの値をEEPROMに書き込むまで t_{EEC} の間待つ必要があります。コマンドのタイミングについては図28をご覧ください。

Compute Next Secret without ROM ID [30h]

このコマンドは、MACのSHA-1計算を開始して得られたMACの一部を次のまたは新しいシークレットとして使用します。MACの計算は、現在の64ビットのシークレットと64ビットのチャレンジを使用して実行されます。ROM IDの代わりにロジック1がロードされます。出力MACの64ビットが新しいシークレット値として使用されます。ホストはこのコマンドの送出後SHAの計算が完了するまで t_{SHA} の間待つ必要があります、その後DS2776/DS2778が新しいシークレット値をEEPROMに書き込むまで t_{EEC} の間待つ必要があります。コマンドのタイミングについては図26をご覧ください。

Compute Next Secret with ROM ID [33h]

このコマンドは、MACのSHA-1計算を開始して得られたMACの一部を次のまたは新しいシークレットとして使用します。MACの計算は、現在の64ビットのシークレット、64ビットのROM ID、および64ビットのチャレンジを使用して実行されます。出力MACの64ビットが新しいシークレット値として使用されます。ホストはこのコマンドの発行後SHAの計算が完了するまで t_{SHA} の間待つ必要があります、その後DS2776/DS2778が新しいシークレット値をEEPROMに書き込むまで t_{EEC} の間待つ

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

表11. シークレット管理機能コマンド

COMMAND	HEX	FUNCTION
Clear Secret	5Ah	Clears the 64-bit secret to 0000 0000 0000 0000h.
Compute Next Secret without ROM ID	30h	Generates new global secret.
Compute Next Secret with ROM ID	33h	Generates new unique secret.
Lock Secret	60h	Sets lock bit to prevent changes to the secret.

必要があります。コマンドのタイミングについては図26をご覧ください。

Lock Secret [60h]

このコマンドは、64ビットのシークレットを書込み保護して、過失または悪意によるシークレット値の上書きを防止します。EEPROMに保存されているシークレット値が「最終値」になります。ホストはDS2776/DS2778がLock SecretビットをEEPROMに書き込むまで t_{EEC} の間待つ必要があります。コマンドのタイミングについては図28をご覧ください。

1-Wireバスシステム (DS2775/DS2776のみ)

1-Wireバスは、単一のバスマスタと複数のスレーブで構成されるシステムです。マルチドロップバスは複数のスレーブを含む1-Wireバスであり、シングルドロップバスにはスレーブデバイスが1個しか存在しません。すべての場合において、DS2775/DS2776はスレーブデバイスになります。バスマスタは、通常はホストシステムのマイクロプロセッサです。このバスシステムについての説明は、64ビットネットアドレス、CRC生成、ハードウェア構成、トランザクションシーケンス、および1-Wire信号方式の5つの項目で構成されます。

CRC生成

DS2775/DS2776は、64ビットのネットアドレスのMSBに保存された8ビットのCRCを持っており、一部のコマンドプロトコルによってCRCを生成します。誤りのないアドレスの伝送を保证するため、ホストシステムはアドレスの最初の56ビットからCRC値を計算して、DS2775/DS2776からのCRCと比較します。

ホストシステムはCRC値の検証を行い、その結果に対して措置を講じる必要があります。DS2775/DS2776はCRC値の比較を行わず、CRCが一致しない場合もコマンドシーケンスの進行を進めてしまいます。CRCを適切に使用することによって、非常に高水準の完全性を備えた通信チャネルが得られます。

図23に示すように、CRCは、ホストでシフトレジスタとXORゲートで構成された回路を使用して生成することが可能ですが、多項式の $X^8 + X^5 + X^4 + 1$ を使用してソフトウェアで生成することもできます。Maximの1-Wire CRCに関する詳細は、アプリケーションノート27「マキシムのiButton®製品に用いる巡回冗長検査(CRC)の理解と用法」に記載されています。

図23の回路では、シフトレジスタの各ビットが0に初期化されます。その後、ファミリコードのLSbから順に1ビットずつシフトインされます。ファミリコードの8番目のビットが入力された後で、次にシリアル番号が入力されます。シリアル番号の48番目のビットが入力された後、シフトレジスタはCRC値を含みます。

一部のコマンドシーケンスの間、DS2775/DS2776はさらに8ビットのCRCを生成して、バスマスタからDS2775/DS2776へのコマンド、アドレス、およびデータの転送に関する検証を容易にするために、この値をバスマスタに提供します。DS2775/DS2776は、Read Memory、Read Status、およびRead/Generate CRCの各コマンドについて、バスマスタから受信したコマンドおよびアドレスバイトに対する8ビットのCRCを計算し、これらのバイトが正しく受信されていることを検証します。また、Read Data/Generate CRCコマンドで各EEPROMページがマスタに送信される際、およびステータスメモリフィールド内の8バイトの情報に対して、




図23. 1-Wire CRC生成のブロック図

iButtonはMaxim Integrated Products, Inc.の登録商標です。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

誤りのないデータ転送の検証を行うためにDS2775/DS2776のCRC生成器が使用されます。

データ転送の検証にCRCが使用されるそれぞれの場合は、バスマスタが同じ多項式関数を使用してCRC値を計算し、計算結果の値とDS2775/DS2776のネットアドレスに保存されているCRCまたはDS2775/DS2776によって計算されたCRCとを比較する必要があります。CRC値の比較および演算を続けるかどうかの判断は、すべてバスマスタによって決定されます。DS2775/DS2776は、DS2775/DS2776側のCRC保存値またはCRC計算結果とホスト側のCRC計算結果とが一致しない場合、コマンドシーケンスの進行を防止するための回路を備えていません。

ハードウェア構成

1-Wireバスには1本のラインしか存在しないため、バス上の各デバイスが適切なタイミングでバスの駆動が可能であることが重要です。これを解決するため、1-Wireバスに接続されている各デバイスは、オープンドレインまたはトライステートの出力ドライバを備えるバスに接続する必要があります。DS2775/DS2776は、図24に示す双方向インタフェース回路の一部として、オープンドレインの出力ドライバを使用しています。バスマスタに双方向端子がない場合は、独立した出力端子と入力端子を相互に接続することができます。

1-Wireバスは、バスマスタ端にプルアップ抵抗を必要とします。推奨値は $2\text{k}\Omega \sim 5\text{k}\Omega$ の範囲です。1-Wireバスのアイドル状態はハイです。何らかの理由でバスのトランザクションを中断する必要がある場合、後でトランザクションを適切に再開することができるように、バスをアイドル状態にしておく必要があります。バスが t_{LOW0} より長い間ローの状態になっていると、バス上のスレーブデバイスがローの期間をリセットパルスとして解釈し始めるため、結果としてトランザクションが終了することに注意してください。

トランザクションシーケンス

1-Wireポートを通じてDS2775/DS2776にアクセスするためのプロトコルは次の通りです。

- 初期化
- ネットアドレスコマンド
- 機能コマンド
- データ転送(データ転送を行わないコマンドもあります)

初期化

1-Wireバスのすべてのトランザクションは、バスマスタが送信するリセットパルスと、その後DS2775/DS2776およびバス上の他のスレーブデバイスが同時に送信するプレゼンスパルスで構成される、初期化シーケンスによって開始されます。プレゼンスパルスは、1個以上のデバイスがバス上に存在して、動作可能な状態であることをバスマスタに伝えます。詳細については「1-Wireの信号方式」の項をご覧ください。

ネットアドレスコマンド

バスマスタは、1個以上のスレーブの存在を検出した後で、以下の各セクションで説明するネットアドレスコマンドの1つを送出することができます。各ネットアドレスコマンド(ROMコマンド)の名前の後には、そのコマンドに対応した8ビットのオペコードが角括弧内に続きます。

Read Net Address [33h]

このコマンドによって、バスマスタはDS2775/DS2776の1-Wireネットアドレスを読み取ることができます。このコマンドは、バス上に1個のスレーブが存在する場合にのみ使用可能です。2個以上のスレーブが存在する場合、すべてのスレーブが同時に送信しようとするデータとの衝突が発生します(オープンドレインはワイヤードAND出力を発生します)。




図24. 1-Wireバスのインタフェース回路

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

Match Net Address [55h]

このコマンドによって、バスマスタは1-Wireバス上の1個のDS2775/DS2776に限定してアドレス指定することができます。アドレス指定されたDS2775/DS2776のみが後続の任意の機能コマンドに回答します。他のすべてのスレーブデバイスは、機能コマンドを無視してリセットパルスを待ちます。このコマンドは、バス上の1個または複数のスレーブデバイスに使用することができます。

Skip Net Address [CCh]

バス上に1個のDS2775/DS2776しか存在しない場合、このコマンドによってバスマスタがスレーブのアドレスを指定せずに機能コマンドを送出することを可能にして時間を節約します。2個以上のスレーブデバイスがバス上に存在する場合は、すべてのスレーブが同時にデータを送信すると、後続の機能コマンドがデータの衝突を起こすことがあります。

Search Net Address [F0h]

このコマンドによって、バスマスタは消去法を使用してバス上のすべてのスレーブデバイスの1-Wireネットアドレスを識別することができます。この検索処理は、ビットの読取り、そのビットの補数の読取り、およびそのビットに対する必要な値の書込みという、単純な3ステップの手順の繰返しとなります。バスマスタは、この単純な3ステップの手順をネットアドレスの各ビット位置で実行します。64ビットすべてに対して1度この作業を完了した時点で、バスマスタは1個のデバイスのアドレスを把握することができます。その後、同じ処理を繰り返すことによって、残りのデバイスも識別することができます。実際の例を含むネットアドレス検索の包括的な説明については、アプリケーションノート937「Book of iButton Standards」(英文)の第5章をご覧ください。

機能コマンド

ネットアドレスコマンドの1つが正常に完了した後、バスマスタは以下の各段落で説明するいずれかの機能コマンドを使用してDS2775/DS2776の機能にアクセスすることができます。各機能の名前の後には、そのコマンドに対応する8ビットのオペコードが角括弧内に続きます。機能コマンドの要約を表12に示します。表13に機能コマンドを使用する場合の詳細な要件を示します。

Read Data [69h, XXh]

このコマンドは、メモリアドレスXXh以降のデータをDS2775/DS2776から読み取ります。アドレスのMSbが入力された直後にアドレスXXhのデータのLSbの読取りが可能になります。各バイトのMSbが受信された後でアドレスが自動的にインクリメントされるため、アド

レスXXhのデータのMSbの直後に、アドレスXXh+1のデータのLSbの読取りが可能になります。バスマスタがアドレスFFhを超えて読取りを続けた場合、メモリアドレス00hからデータの読取りが行われ、リセットパルスが発生するまでアドレスが自動的にインクリメントされます。「メモリマップ」上でReservedと記載されているアドレスは未定義のデータ値を含んでいます(表9参照)。バスマスタは、リセットパルスを使用して任意のビット境界でRead Dataコマンドを終了させることができます。EEPROMブロックのアドレスから読取りを行うと、シャドウRAM内のデータが返されます。EEPROMからシャドウにデータを転送するにはRecall Dataコマンドが必要です。詳細については「メモリ」の項をご覧ください。

Write Data [6Ch, XXh]

このコマンドは、DS2775/DS2776のメモリアドレスXXh以降にデータを書き込みます。アドレスのMSbが入力された直後にアドレスXXhに保存するデータのLSbを書き込むことができます。各バイトのMSbが書き込まれた後でアドレスが自動的にインクリメントされるため、アドレスXXhに保存するMSbの直後にアドレスXXh+1に保存するLSbを書き込むことができます。バスマスタがアドレスFFhを超えて書き込みを続けた場合、アドレス00以降のデータが上書きされます。読取り専用アドレス、予備アドレス、およびロックされたEEPROMブロックに対する書き込みは無視されます。不完全なバイトは書き込まれません。ロックされていないEEPROMブロックのアドレスに書き込みを行うとシャドウRAMが変更されます。シャドウRAMからEEPROMへのデータ転送にはCopy Dataコマンドが必要です。詳細については「メモリ」の項をご覧ください。

Copy Data [48h, XXh]

このコマンドは、アドレスXXhを含むEEPROMブロックに対して、EEPROMシャドウRAMの内容を書くEEPROMセルにコピーします。ロックされたブロックをアドレス指定したCopy Dataコマンドは無視されます。Copy Dataコマンドの実行中はEEPROMレジスタ内のEECビットに1がセットされ、EEPROMのアドレスに対する書き込みは無視されます。非EEPROMアドレスに対する読み書きはコピーの進行中も行うことができます。Copy Dataコマンドの実行には、アドレス転送後の次の立下りエッジで開始されて t_{EEC} の時間がかかります。詳細については図27をご覧ください。

Recall Data [B8h, XXh]

このコマンドは、アドレスXXhを含むEEPROMブロックに対して、EEPROMセルの内容をEEPROMシャドウメモリに呼び出します。

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

Lock [6Ah, XXh]

このコマンドは、メモリアドレスXXhを含むEEPROMメモリのブロックをロック(書き込み保護)します。Lockコマンドの実行前にEEPROMレジスタ内のLOCKビットに1をセットする必要があります。意図しないロックの防止策として、LOCKビット(EEPROMレジスタ、アドレス

1Fh、ビット6)に1をセットした直後にLockコマンドを送出する必要があります。LOCKビットが0の場合やLOCKビットに1をセットしたのがLockコマンドの直前でない場合、Lockコマンドは無効となります。Lockコマンドは永久的であり、ロックされたブロックには二度と書き込みを行うことができません。

表12. すべての機能コマンド

COMMAND	HEX	DESCRIPTION
Write Challenge	0Ch	Writes 64-bit challenge for SHA-1 processing. Required immediately prior to all Compute MAC and Compute Next Secret commands.
Compute MAC without ROM ID (and Return MAC for the DS2776 only)	36h	Computes hash of the message block with logical 1s in place of ROM ID. (Returns the 160-bit MAC for the DS2776 only.)
Compute MAC with ROM ID (and Return MAC for the DS2776 only)	35h	Computes hash of the message block using the ROM ID. (Returns the 160-bit MAC for the DS2776 only.)
Clear Secret	5Ah	Clears the 64-bit secret to 0000 0000 0000 0000h.
Compute Next Secret without the ROM ID	30h	Generates new global secret.
Compute Next Secret with ROM ID	33h	Generates new unique secret.
Read ROM ID (DS2778 only)	39h	Returns the ROM ID (DS2778 only).
Read MAC (DS2778 only)	3Ah	Returns the 160-bit MAC (DS2778 only).
Lock Secret	60h	Sets lock bit to prevent changes to the secret.
Read Data	69h, XXh	Reads data from memory starting at address XXh.
Write Data	6Ch, XXh	Writes data to memory starting at address XXh.
Copy Data	48h, XXh	Copies shadow RAM data to EEPROM block containing address XXh.
Recall Data	B8h, XXh	Recalls EEPROM block containing address XXh to RAM.
Lock	6Ah, XXh	Permanently locks the block of EEPROM containing address XXh.
Reset	BBh	Resets DS2775/DS2776 (software POR).

表13. 機能コマンドの要件一覧

COMMAND	ISSUE MEMORY ADDRESS (BITS)	ISSUE 00h BEFORE READ	READ/WRITE TIME SLOTS
Write Challenge	—	—	Write: 64
Compute MAC	—	Yes	Read: Up to 160
Compute Next Secret	—	—	—
Clear/Lock Secret, Set/Clear	—	—	—
Read Data	8	—	Read: Up to 2048
Write Data	8	—	Write: Up to 2048
Copy Data	8	—	—
Recall Data	8	—	—
Lock	8	—	—
Reset	—	—	—

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図25. Compute MACコマンド




図26. Compute Next Secretコマンド




図27. Copy Dataコマンド

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図28. Clear/Lock Secret、Set/Clear Overdriveコマンド




図29. 1-Wireの初期化シーケンス

1-Wireの信号方式

1-Wireバスでは、データの完全性を保証するための厳格な信号方式のプロトコルが要求されます。DS2775/DS2776が使用するプロトコルは、初期化シーケンス(リセットパルスに続くプレゼンスパルス)、write-zero、write-one (1の書込み)、およびread dataの4つです。プレゼンスパルスを除くこれらすべての種類の信号伝送はバスマスタによって開始されます。

DS2775/DS2776とのあらゆる通信の開始に必要な初期化シーケンスを図29に示します。リセットパルスに続くプレゼンスパルスによって、DS2775/DS2776がネットアドレスコマンドを受信可能であることが示されます。バスマスタは、 t_{RSTL} の間リセットパルスを送信します(Tx)。その後、バスマスタはラインを解放して受信モードに移行します(Rx)。このとき、プルアップ抵抗によって1-Wireバスラインがハイにプルアップされます。DQ端子の立上りエッジを検出すると、DS2775/DS2776は t_{PDH} の間待機した後、 t_{PDL} の間プレゼンスパルスを送信します。

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

書込みタイムスロット

書込みタイムスロットは、バスマスタが1-Wireバスをロジックハイ(非アクティブ)レベルからロジックローレベルに駆動すると開始されます。書込みスロットには、write-oneとwrite-zeroの2種類があります。すべての書込みタイムスロットは、持続時間が t_{SLOT} で、各サイクル間に $1\mu s$ の最小リカバリ時間(t_{REC})を必要とします。DS2775/DS2776は、ラインがローになった後の $t_{LOW1_MAX} \sim t_{LOW0_MIN}$ の間に1-Wireバスラインのサンプリングを行います。サンプリング時にラインがハイであった場合はwrite-oneが行われます。サンプリング時にラインがローであった場合はwrite-zeroが行われます。サンプルウィンドウを図30に示します。バスマスタがwrite-oneタイムスロットを生成するためには、バスラインをローに駆動した後で解放して、書込みスロットの開始後 t_{RDV} 以内にハイになるようにする必要があります。ホストがwrite-zeroタイムスロットを生成するためには、バスラインをローに駆動して、書込みタイムスロットの期間中ローに保持する必要があります。

読取りタイムスロット

読取りタイムスロットは、バスマスタが1-Wireバスラインをロジックハイレベルからロジックローレベルに駆動すると開始されます。バスマスタは少なくとも $1\mu s$ の間バスラインをローに保持した後で、バスラインを解放してDS2775/DS2776が有効なデータを伝送することができるようにする必要があります。その後、バスマスタは読取りタイムスロットの開始から t_{RDV} の間にデータをサンプリングすることができます。読取りタイムスロットの最後までにDS2775/DS2776はバスラインを解放して、外付けのプルアップ抵抗によってハイに駆動されるようにします。すべての読取りタイムスロットは、持続時間が t_{SLOT} で、各サイクル間に $1\mu s$ の最小リカバリ時間(t_{REC})を必要とします。詳細については、図30および「Electrical Characteristics: 1-Wire Interface, Standard/Overdrive (電気的特性: 1-Wire インタフェース、標準/オーバドライブ)」の表のタイミング仕様をご覧ください。

2線式バスシステム

2線式バスシステムが、単一または複数スレーブと単一または複数マスタシステムにおけるスレーブ専用デバイスとしての動作をサポートします。7ビットのスレーブアドレスを独自に設定することによって、最大128個のスレーブデバイスがバスを共有することができます。2線式インタフェースは、シリアルデータライン(SDA)とシリアルクロックライン(SCL)で構成されます。SDAとSCLが、スレーブデバイスであるDS2777/DS2778とマスタデバイスの間で最高400kHzの速度の双方向通信を実現します。DS2777/DS2778のSDA端子は双方向で動作します。すなわち、DS2777/DS2778がデータを受信するときはSDAが入力として動作し、DS2777/DS2778がデータを返すときはホストシステムが行う抵抗性プルアップの下でSDAがオープンドレイン出力として動作します。DS2777/DS2778は常にスレーブ

デバイスとして動作し、マスタデバイスの制御下でデータの受信と送信を行います。マスタはバス上のすべてのトランザクションを開始してSCL信号を生成するとともに、トランザクションの開始と終了を行うSTARTビットとSTOPビットも生成します。

ビット伝送

各SCLクロックサイクルの間に1個のデータビットが転送され、このサイクルはローからハイに遷移した後ハイからローに遷移するSCLで規定されます。SDAのロジックレベルは、SCLのクロックパルスがハイの期間中は安定している必要があります。SCLがハイのときにSDAが変化すると、START (S)またはSTOP (P)制御信号と解釈されます。

バスアイドル

マスタデバイスが制御を行わない場合、バスはがアイドルあるいはビジーでないと定義されます。バスがアイドルのときは、SDAとSCLの両方がハイのままになります。STOP条件は、バスをアイドル状態に戻すための適切な手段です。

STARTおよびSTOP条件

マスタは、SCLがハイの間にSDAをハイからローに遷移させることによってSTART条件でトランザクションを開始します。マスタはSCLがハイの間にSDAをローからハイに遷移させることによってSTOP条件でトランザクションを終了させます。STOPに続くSTARTというシーケンスの代わりに反復START条件(Sr)を使用すると、バスをアイドル状態に戻さずに1つのトランザクションを終了して別のトランザクションを開始することができます。マルチマスタシステムでは、反復STARTによってマスタがバスの制御を維持することができます。STARTおよびSTOP条件は、SCLがハイのときにSDAが遷移する唯一のバス動作です。

アクノリッジビット

データ転送の各バイトは、アクノリッジビット(A)または非アクノリッジビット(N)を使用したアクノリッジが行われます。マスタおよびスレーブであるDS2777/DS2778の両方がアクノリッジビットを生成します。アクノリッジを生成するには、受信側デバイスがアクノリッジ関連のクロックパルス(9番目のパルス)の立上りエッジより前にSDAをローに駆動して、SCLがローに戻るまでロー状態を維持する必要があります。非アクノリッジ(またはNACKとも呼ぶ)を生成するには、受信側がアクノリッジ関連のクロックパルスの立上りエッジより前にSDAを解放して、SCLがローに戻るまでSDAをハイにしておきます。アクノリッジビットを監視することによって、データ転送の失敗を検出することができます。受信側デバイスがビジーの場合またはシステム障害が発生した場合、データ転送の失敗が起きる可能性があります。データ転送に失敗した場合は、バスマスタが通信を再試行する必要があります。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778




図30. 1-Wireの書き込みおよび読み取りタイムスロット

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

データの順序

1バイトのデータはMSbを先頭とする8ビットで構成されます。各バイトのLSbの後にアクノリッジビットが続きます。複数のバイト値で構成されるDS2777/DS2778のレジスタはMSBから順に並びます。マルチバイトレジスタのMSBは偶数のデータメモリアドレスに保存されます。

スレーブアドレス

START条件を発行した後にスレーブアドレス(SAddr)と読取り/書込み(R/W)ビットを送出することによって、バスマスタはスレーブデバイスとの通信を開始します。バスがアイドルの時、DS2777/DS2778はSTART条件に続くスレーブアドレスを連続的に監視します。こDS2777/DS2778が自分のプログラム可能なスレーブアドレスレジスタ内の値と一致するスレーブアドレスを受信すると、R/Wビットの次のクロック期間にアクノリッジビットで応答します。7ビットのプログラム可能なスレーブアドレスレジスタは、工場出荷時に1011001が設定されています。スレーブアドレスは再プログラム可能です。詳細については「プログラム可能なスレーブアドレス」の項をご覧ください。

プログラム可能なスレーブアドレス

DS2777/DS2778の2線式スレーブアドレスは、パラメータEEPROMブロックのアドレス80hに保存されています。スレーブアドレスをプログラムするには、所望のスレーブアドレスを80hに書き込む必要があります。新しいスレーブアドレス値は80hへの書き込み後に有効になり、以後のバストランザクションではその値を使用してDS2777/DS2778のアドレス指定を行う必要があります。Copy EEPROM Block 1コマンドを実行するまでこのスレーブアドレス値はEEPROMに保存されません。Copy Dataコマンドを実行する前にDS2777/DS2778の電源オフ/オンを行うと、元のスレーブアドレス値が復元されます。「スレーブアドレスの形式(80h)」の項で、アドレス80hに保存されるスレーブアドレス値のデータ形式を示します。

読取り/書込みビット

スレーブアドレスに続くR/Wビットは、転送される後続のバイトのデータ方向を決定します。R/W = 0で書込みトランザクションが選択され、後続のバイトはマスタ

によってスレーブに書き込まれます。R/W = 1で読取りトランザクションが選択され、後続のバイトはマスタによってスレーブから読み取られます。

バスのタイミング

DS2777/DS2778は、最高400kHzまでの任意のバスタイミングに対応しています。任意の速度で動作させるための特別な設定は必要ありません。

2線式コマンドのプロトコル

コマンドプロトコルには数種類のトランザクション形式が関係します。最も単純な形式は、マスタによるSTARTビット、スレーブアドレス、R/Wビット書き込み、およびDS2777/DS2778の存在を示すアクノリッジビットの監視からなります。Write Data、Read Data、および機能コマンドプロトコルのより複雑な形式では、データの書込み、データの読取り、およびデバイス固有の演算が実行されます。各コマンド形式のすべてのバイトに対して、次のバイトに進む前にスレーブまたはホストがアクノリッジビットを返す必要があります。それぞれの機能コマンドの定義で、必要なトランザクション形式について概説します。表14に、トランザクション形式の凡例を示します。

基本的なトランザクション形式

書込み：S SAddr W A MAddr A Data0 A P

書込みトランザクションは、1バイト以上のデータをDS2777/DS2778に転送します。データ転送はMAddrバイトで与えられたメモリアドレスから開始されます。アクノリッジサイクルを除いて、トランザクション全体を通してマスタがSDA信号の制御権を保持します。

読取り：S SAddr W A MAddr A Sr SAddr R A Data0 N P

書込み部分 読取り部分

読取りトランザクションは、1バイト以上をDS2777/DS2778から転送します。読取りトランザクションは、書込み部分の後に読取り部分が続く形の2つの部分で構成されており、したがって本質的に書込みトランザクションより長くなります。書込み部分は読取り操作の開始位置を伝えます。読取り部分がこのすぐ後に続き、反復STARTで始まり、R/Wのスレーブアドレスを1にセットします。

スレーブアドレスの形式(80h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
A6	A5	A4	A3	A2	A1	A0	X

ビット7~1：スレーブアドレス(A[6:0])。A[6:0]にDS2777/DS2778の7ビットのスレーブアドレスが保存されます。工場出荷時のデフォルトは1011001bです。

ビット0：予備。

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

表14. 2線式プロトコルキー

KEY	DESCRIPTION	KEY	DESCRIPTION
S	START Bit	Sr	Repeated START
SAddr	Slave Address (7-bit)	W	R/W Bit = 0
FCmd	Function Command Byte	R	R/W Bit = 1
MAddr	Memory Address Byte	P	STOP bit
Data	Data Byte Written by Master	Data	Data Byte Returned by Slave
A	Acknowledge Bit (Master)	A	Acknowledge Bit (Slave)
N	Not Acknowledge (Master)	N	Not Acknowledge (Slave)

SDAの制御はDS2777/DS2778によって引き受けられ、スレーブアドレスのアクノリッジサイクルで始まります。アクノリッジサイクルを除いて、トランザクションを通じてDS2777/DS2778がSDA信号の制御権を保持します。マスタは、必要な最後のバイトに対して非アクノリッジで応答することによって、読取りトランザクションの終了を通知します。これによってアクノリッジクロックの後にSDAの制御権がマスタに残ることがDS2777/DS2778に伝えられます。

Write Dataプロトコル

write dataプロトコルは、レジスタおよびシャドウRAMのデータをDS2777/DS2778のメモリアドレスMAddr以降に書き込むために使用します。Data0はMAddrに書き込むデータを、Data1はMAddr + 1に書き込むデータを表します。マスタは、最後のアクノリッジビットを受信した後にSTOPまたは反復STARTを送出することによって、書き込みトランザクションの終了を通知します。

S SAddr W A MAddr A Data0 A Data1 A ... DataN A P
MAddrバイトがアクノリッジされた直後に、アドレスMAddrに保存するデータのMSbを書き込むことができます。各バイトのLSbがDS2777/DS2778によって受信された後にアドレスが自動的にインクリメントされるため、アドレスMAddrのデータがアクノリッジされた直後にアドレスMAddr + 1のデータのMSbが書き込まれます。バスマスタがアドレス4Fhを超えて自動インクリメントの書き込みトランザクションを継続した場合、DS2777/DS2778はそのデータを無視します。また、読取り専用アドレスと予備アドレスへの書き込み、ロックされたEEPROMブロックへの書き込み、および自動インクリメントによって対象が機能コマンドレジスタ(アドレスFEh)になる書き込みでも、データが無視されます。不完全なバイトおよびDS2777/DS2778によってアクノリッジされないバイトは、メモリに書き込まれません。「メモリ」の項で説明したように、ロックされていないEEPROMブロックに書き込みを行うとシャドウRAMのみが変更されます。

Read Dataプロトコル

read dataプロトコルは、レジスタおよびシャドウRAMのデータをDS2777/DS2778のMAddrで指定されたメモリアドレス以降から読み取るために使用されます。Data0はメモリ位置MAddrのデータバイトを、Data1はMAddr + 1のデータを、DataNはマスタによって読み取られる最後のバイトを表します。

S SAddr W A MAddr A Sr SAddr R A Data0 A Data1 A ... DataN N P

データはMAddrのデータのMSbを先頭にして返されます。各バイトのLSbが返された後でアドレスが自動的にインクリメントされるため、アドレスMAddrのデータに対するアクノリッジの直後に、アドレスMAddr + 1のデータのMSbをホストが読取り可能になります。バスマスタがアドレスFFhを超えて読取りを継続すると、DS2777/DS2778はFFhというデータ値を出力します。「メモリマップ」で予備と記載されているアドレスの読取りを行うと、未定義のデータが返されます。バスマスタは、非アクノリッジを発行した後にSTOPまたは反復STARTを送出することによって、任意のバイト境界で読取りトランザクションを終了します。

機能コマンドプロトコル

機能コマンドプロトコルは、機能コマンドの値の1つ(FCmd)をメモリアドレスFEhに書き込むことによって、デバイス固有の操作を実行します。表15はDS2777/DS2778のFCmdの値の一覧を示し、それぞれによって行われる動作を説明しています。MAddrにFEhをセットし、データバイトに所望のFCmdの値をセットして、1バイト書き込みプロトコルを使用して機能コマンドを送信します。余分なデータバイトは無視されます。メモリアドレスFEhから読み取られるデータは未定義です。

S SAddr W A MAddr = 0FEh A FCmd A P

プロテクトおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

表15. 機能コマンド

FUNCTION COMMAND	TARGET EEPROM BLOCK	FCmd VALUE	DESCRIPTION
Copy Data	0	42h	This command copies the shadow RAM to the target EEPROM block. Copy data commands that target locked blocks are ignored. While the Copy Data command is executing, the EEC bit in the EEPROM register is set to 1, and write data commands with MAddr set to any address within the target block are ignored. Read data and write data commands with MAddr set outside the target block are processed while the copy is in progress. The Copy Data command execution time, t_{EEC} , is 2ms typical and starts after the FCmd byte is acknowledged. Subsequent copy or lock commands must be delayed until the EEPROM programming cycle completes.
	1	44h	
Recall Data	0	B2h	This command recalls the contents of the targeted EEPROM block to its shadow RAM.
	1	B4h	
Lock	0	63h	This command locks (write protects) the targeted EEPROM block. The LOCK bit in the EEPROM register must be set to 1 before the Lock command is executed. If the LOCK bit is 0, the Lock command has no effect. The Lock command is permanent; a locked block can never be written again. The Lock command execution time, t_{EEC} , is 2ms typical and starts after the FCmd byte is acknowledged. Subsequent copy or lock commands must be delayed until the EEPROM programming cycle completes.
	1	66h	
Read ROM ID	—	39h	This command initiates a read of the unique 64-bit ROM ID. After the Read ROM ID command is sent, the ROM ID can be read with the following sequence: S SAddr R Data0 A Data1 A ... Data7 N P

選択ガイド

PART	INTERFACE	SHA-1
DS2775G+	1-Wire	No
DS2775G+T&R	1-Wire	No
DS2776G+	1-Wire	Yes
DS2776G+T&R	1-Wire	Yes
DS2777G+	2-Wire	No
DS2777G+T&R	2-Wire	No
DS2778G+	2-Wire	Yes
DS2778G+T&R	2-Wire	Yes

+は鉛フリー/RoHS準拠パッケージを示します。

T&R = テープ&リール

パッケージ

最新のパッケージ図面情報およびランドパターンは、japan.maxim-ic.com/packagesを参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	ドキュメントNo.
14 TDFN	T1435N+1	21-0253

プロテクタおよびオプションのSHA-1認証付き、 2セル、スタンドアロン、Li+残量ゲージIC

DS2775/DS2776/DS2777/DS2778

改訂履歴

版数	改訂日	説明	改訂ページ
0	10/08	初版	—
1	3/09	「VOVレジスタに登録可能な値」の表(表5)の値を訂正	27
2	7/09	2線式スレーブアドレスのデフォルト値を1011001に訂正	42
3	5/10	「過電圧(OV)」、「低電圧(UV)」、「過電流、充電方向(COC)」、「過電流、放電方向(DOC)」、「短絡(SC)」、「保護、ステータス、および制御レジスタ」、および「ステータスレジスタの形式」の各項のOV、UV、COC、DOC、およびPORの各フラグに関する言及を削除。	12, 14, 25, 26

マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

Maximは完全にMaxim製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maximは随時予告なく回路及び仕様を変更する権利を留保します。

46 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**