

1024ビット、1-Wire EEPROM

概要

DS2431は、各256ビットの4メモリページとして構成された1024ビットの1-Wire® EEPROMチップです。データは、8バイトのスクラッチパッドに書き込まれ、確認されてからEEPROMメモリにコピーされます。特別な機能として、4メモリページの各ページを個別に書き込み保護するか、または各ビットを1から0状態にのみ変更可能なEPROMエミュレーションモードにすることができます。DS2431は、1本の導体を使う1-Wireバスによって通信します。通信は、標準的な1-Wireプロトコルに準拠します。各デバイスは、出荷時にレーザーによってチップに書き込まれた変更不可能な固有の64ビットROM登録番号を備えています。この登録番号はマルチドロップ1-Wireネット環境においてデバイスのアドレスを指定するために使用されます。

アプリケーション

アクセサリ/PCBの識別


医療用センサキャリブレーション用データストレージ

IEEE P1451.4スマートセンサなどのアナログセンサキャリブレーション

インクおよびトナープリントカートリッジ識別

消耗品のアフターマーケット管理

標準動作回路



ピン配置はデータシートの最後に記載されています。

1-WireはMaxim Integrated Products, Inc.の登録商標です。

特長

- ◆ 1024ビットのEEPROMメモリを各256ビットの4ページに分割
- ◆ 各メモリページは永久的な書き込み保護またはEPROMエミュレーションモード(「Write to 0 (0の書き込み)」)にすることが可能
- ◆ スイッチポイントヒステリシスまたはフィルタリングによってノイズ環境下で性能の最適化
- ◆ IEC 1000-4-2レベル4のESD保護 (標準で、±8kV接触放電、±15kVエアギャップ放電)
- ◆ -40°C~+85°Cで、2.8V~5.25Vの広い電圧範囲で読取りおよび書き込み
- ◆ 1-Wireプロトコルを使用して15.4kbpsまたは125kbpsの速度で単一のデジタル信号によるホストとの通信
- ◆ AEC-Q100グレード1の認証要件に適合する車載バージョン(DS2431-A1)も提供可能

型番

PART	TEMP RANGE	PIN-PACKAGE
DS2431+	-40°C to +85°C	3 TO-92
DS2431+T&R	-40°C to +85°C	3 TO-92
DS2431P+	-40°C to +85°C	6 TSOC
DS2431P+T&R	-40°C to +85°C	6 TSOC
DS2431G+U	-40°C to +85°C	2 SFN (6mm x 6mm)
DS2431G+T&R	-40°C to +85°C	2 SFN (6mm x 6mm) (2.5k pcs)
DS2431GA+U	-40°C to +85°C	2 SFN (3.5mm x 6.5mm)
DS2431GA+T&R	-40°C to +85°C	2 SFN (3.5mm x 6.5mm) (2.5k pcs)
DS2431Q+T&R	-40°C to +85°C	6 TDFN-EP* (2.5k pcs)
DS2431X-S+	-40°C to +85°C	3x3 UCSPR (2.5k pcs)
DS2431X+	-40°C to +85°C	3x3 UCSPR (10k pcs)

注：テープ&リールのTO-92パッケージ端子はおよそ100ミル(2.54mm)の間隔に作られています。詳細はパッケージ外形図を参照してください。

+は鉛(Pb)フリー/RoHS準拠パッケージを示します。

T&R = テープ&リール

*EP = エクスポーズドパッド

本データシートは日本語翻訳であり、相違及び誤りのある可能性があります。設計の際は英語版データシートを参照してください。

価格、納期、発注情報についてはMaxim Direct (0120-551056)にお問い合わせいただくか、Maximのウェブサイト(japan.maximintegrated.com)をご覧ください。

DS2431

1024ビット、1-Wire EEPROM

ABSOLUTE MAXIMUM RATINGS

IO Voltage Range to GND-0.5V to +6V
 IO Sink Current20mA
 Operating Temperature Range-40°C to +85°C
 Junction Temperature+150°C
 Storage Temperature Range-55°C to +125°C

Lead Temperature (excluding UCSP, soldering, 10s).....+300°C
 Soldering Temperature (reflow)
 TO-92+250°C
 All other packages, excluding SFN+260°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(T_A = -40°C to +85°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
IO PIN: GENERAL DATA						
1-Wire Pullup Voltage	V _{PUP}	(Note 2)	2.8		5.25	V
1-Wire Pullup Resistance	R _{PUP}	(Notes 2, 3)	0.3		2.2	kΩ
Input Capacitance	C _{IO}	(Notes 4, 5)			1000	pF
Input Load Current	I _L	IO pin at V _{PUP}	0.05		6.7	μA
High-to-Low Switching Threshold	V _{TL}	(Notes 5, 6, 7)	0.5		V _{PUP} - 1.8	V
Input Low Voltage	V _{IL}	(Notes 2, 8)			0.5	V
Low-to-High Switching Threshold	V _{TH}	(Notes 5, 6, 9)	1.0		V _{PUP} - 1.0	V
Switching Hysteresis	V _{HY}	(Notes 5, 6, 10)	0.21		1.70	V
Output Low Voltage	V _{OL}	At 4mA (Note 11)			0.4	V
Recovery Time (Notes 2, 12)	t _{REC}	Standard speed, R _{PUP} = 2.2kΩ	5			μs
		Overdrive speed, R _{PUP} = 2.2kΩ	2			
		Overdrive speed, directly prior to reset pulse; R _{PUP} = 2.2kΩ	5			
Rising-Edge Hold-Off Time (Notes 5, 13)	t _{REH}	Standard speed	0.5		5.0	μs
		Overdrive speed	Not applicable (0)			
Time Slot Duration (Notes 2, 14)	t _{SLOT}	Standard speed	65			μs
		Overdrive speed	8			
IO PIN: 1-Wire RESET, PRESENCE-DETECT CYCLE						
Reset Low Time (Note 2)	t _{RSTL}	Standard speed	480		640	μs
		Overdrive speed	48		80	
Presence-Detect High Time	t _{PDH}	Standard speed	15		60	μs
		Overdrive speed	2		6	
Presence-Detect Low Time	t _{PDL}	Standard speed	60		240	μs
		Overdrive speed	8		24	
Presence-Detect Sample Time (Notes 2, 15)	t _{MSP}	Standard speed	60		75	μs
		Overdrive speed	6		10	

1024ビット、1-Wire EEPROM

ELECTRICAL CHARACTERISTICS (continued)

(T_A = -40°C to +85°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
IO PIN: 1-Wire WRITE						
Write-Zero Low Time (Notes 2, 16, 17)	t _{W0L}	Standard speed	60		120	μs
		Overdrive speed, V _{PUP} > 4.5V	5		15.5	
		Overdrive speed	6		15.5	
Write-One Low Time (Notes 2, 17)	t _{W1L}	Standard speed	1		15	μs
		Overdrive speed	1		2	
IO PIN: 1-Wire READ						
Read Low Time (Notes 2, 18)	t _{RL}	Standard speed	5		15 - δ	μs
		Overdrive speed	1		2 - δ	
Read Sample Time (Notes 2, 18)	t _{MSR}	Standard speed	t _{RL} + δ		15	μs
		Overdrive speed	t _{RL} + δ		2	
EEPROM						
Programming Current	I _{PROG}	(Notes 5, 19)			0.8	mA
Programming Time	t _{PROG}	(Notes 20, 21)			10	ms
Write/Erase Cycles (Endurance) (Notes 22, 23)	N _{CY}	At +25°C	200k			—
		At +85°C (worst case)	50k			
Data Retention (Notes 24, 25, 26)	t _{DR}	At +85°C (worst case)	40			Years

Note 1: Limits are 100% production tested at T_A = +25°C and/or T_A = +85°C. Limits over the operating temperature range and relevant supply voltage range are guaranteed by design and characterization. Typical values are not guaranteed.

Note 2: System requirement.

Note 3: Maximum allowable pullup resistance is a function of the number of 1-Wire devices in the system and 1-Wire recovery times. The specified value here applies to systems with only one device and with the minimum 1-Wire recovery times. For more heavily loaded systems, an active pullup such as that found in the DS2482-x00, DS2480B, or DS2490 may be required.

Note 4: Maximum value represents the internal parasite capacitance when V_{PUP} is first applied. Once the parasite capacitance is charged, it does not affect normal communication.

Note 5: Guaranteed by design, characterization, and/or simulation only. Not production tested.

Note 6: V_{TL}, V_{TH}, and V_{HY} are a function of the internal supply voltage, which is a function of V_{PUP}, R_{PUP}, 1-Wire timing, and capacitive loading on IO. Lower V_{PUP}, higher R_{PUP}, shorter t_{REC}, and heavier capacitive loading all lead to lower values of V_{TL}, V_{TH}, and V_{HY}.

Note 7: Voltage below which, during a falling edge on IO, a logic 0 is detected.

Note 8: The voltage on IO must be less than or equal to V_{ILMAX} at all times the master is driving IO to a logic 0 level.

Note 9: Voltage above which, during a rising edge on IO, a logic 1 is detected.

Note 10: After V_{TH} is crossed during a rising edge on IO, the voltage on IO must drop by at least V_{HY} to be detected as logic 0.

Note 11: The I-V characteristic is linear for voltages less than 1V.

Note 12: Applies to a single device attached to a 1-Wire line.

Note 13: The earliest recognition of a negative edge is possible at t_{REH} after V_{TH} has been reached on the preceding rising edge.

Note 14: Defines maximum possible bit rate. Equal to t_{W0LMIN} + t_{RECMIN}.

Note 15: Interval after t_{RSTL} during which a bus master can read a logic 0 on IO if there is a DS2431 present. The power-up presence-detect pulse could be outside this interval, but will be complete within 2ms after power-up.

Note 16: Numbers in **bold** are **not** in compliance with legacy 1-Wire product standards. See the *Comparison Table*.

Note 17: ε in Figure 11 represents the time required for the pullup circuitry to pull the voltage on IO up from V_{IL} to V_{TH}. The actual maximum duration for the master to pull the line low is t_{W1LMAX} + t_F - ε and t_{W0LMAX} + t_F - ε, respectively.

Note 18: δ in Figure 11 represents the time required for the pullup circuitry to pull the voltage on IO up from V_{IL} to the input-high threshold of the bus master. The actual maximum duration for the master to pull the line low is t_{RLMAX} + t_F.

DS2431

1024ビット、1-Wire EEPROM

- Note 19:** Current drawn from IO during the EEPROM programming interval. The pullup circuit on IO during the programming interval should be such that the voltage at IO is greater than or equal to V_{PUPMIN} . If V_{PUP} in the system is close to V_{PUPMIN} , a low-impedance bypass of R_{PUP} , which can be activated during programming, may need to be added.
- Note 20:** Interval begins t_{REHMAX} after the trailing rising edge on IO for the last time slot of the E/S byte for a valid Copy Scratchpad sequence. Interval ends once the device's self-timed EEPROM programming cycle is complete and the current drawn by the device has returned from I_{PROG} to I_L .
- Note 21:** t_{PROG} for units branded version "A1" is 12.5ms. t_{PROG} for units branded version "A2" and later is 10ms.
- Note 22:** Write-cycle endurance is degraded as T_A increases.
- Note 23:** Not 100% production tested; guaranteed by reliability monitor sampling.
- Note 24:** Data retention is degraded as T_A increases.
- Note 25:** Guaranteed by 100% production test at elevated temperature for a shorter time; equivalence of this production test to the data sheet limit at operating temperature range is established by reliability testing.
- Note 26:** EEPROM writes can become nonfunctional after the data-retention time is exceeded. Long-term storage at elevated temperatures is not recommended; the device can lose its write capability after 10 years at +125°C or 40 years at +85°C.

比較表

PARAMETER	LEGACY VALUES				DS2431 VALUES			
	STANDARD SPEED (μ s)		OVERDRIVE SPEED (μ s)		STANDARD SPEED (μ s)		OVERDRIVE SPEED (μ s)	
	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX
t_{SLOT} (including t_{REC})	61	(undefined)	7	(undefined)	65*	(undefined)	8*	(undefined)
t_{RSTL}	480	(undefined)	48	80	480	640	48	80
t_{PDH}	15	60	2	6	15	60	2	6
t_{PDL}	60	240	8	24	60	240	8	24
t_{WOL}	60	120	6	16	60	120	6	15.5

*意図的変更：改善した1-Wireのフロントエンドに起因するより長い回復時間要件。

注：太字の数字は過去の1-Wire製品標準に従っていません。

1024ビット、1-Wire EEPROM

端子説明

端子					名称	機能
TSOC	TO-92	TDFN-EP	SFN	UCSPR		
3, 4, 5, 6	3	1, 4, 5, 6	—	A2, A3, C2, C3	N.C.	接続されていません
2	2	2	1	C1	IO	1-Wireバスインタフェース。外部プルアップ抵抗を必要とするオープンドレイン信号。
1	1	3	2	A1	GND	グラウンドリファレンス
—	—	—	—	—	EP	エクスポーズドパッド(TDFNのみ)。正常な動作のためにはボードのグラウンドプレーンに均等に半田付けしてください。詳細はアプリケーションノート3273「Exposed Pads: A Brief Introduction」(英文)を参照してください。

詳細

DS2431は、1024ビットのEEPROM、最大7つのユーザ読取り/書き込みバイトを有する8バイトのレジスタ/コントロールページ、およびフル機能の1-Wireインタフェースを1つのチップに収めたものです。個々のDS2431は、出荷時にチップにレーザで書き込まれた固有の識別機能を保証する独自の64ビットROM登録番号を備え、絶対追跡が可能です。データは、1本のデータ線とグラウンドリターンのみを必要とする1-Wireプロトコルによってシリアルに転送されます。DS2431は、メインメモリまたはレジスタページに書き込む際にバッファとして働くスクラッチパッドと呼ばれる補助メモリ領域を備えています。データは、最初にスクラッチパッドに書き込まれ、そこから読み戻すことができます。データが確認された後、Copy Scratchpadコマンドがデータをその最終メモリ位置に転送します。DS2431のアプリケーションとして、アクセサリ/PCB識別、医療センサキャリブレーションデータストレージ、IEEE P1451.4スマートセンサなどのアナログセンサキャリブレーション、インクおよびトナー印刷カートリッジ識別、および消耗品のアフターマーケット管理があります。

概要

図1のブロック図は、DS2431の主要な制御セクションとメモリセクションの関係を示します。DS2431には、64ビットのレーザ書き込みROM、64ビットのスクラッチパッド、各32バイトの4ページのEEPROM、および64ビットのレジスタページの4つの主要なデータ構成要素があります。




図1. ブロック図

DS2431

1024ビット、1-Wire EEPROM




図2. 1-Wireプロトコルの階層構造




図3. 64ビットレーザー書き込みROM

1-Wireプロトコルの階層構造を図2に示します。バスマスタは、まずRead ROM、Match ROM、Search ROM、Skip ROM、Resume、Overdrive-Skip ROM、またはOverdrive-Match ROMの7つのROM機能コマンドの内の1つを送出する必要があります。標準速度でのOverdrive-Skip ROMまたはOverdrive-Match ROMコマンドバイトの実行が終了すると、デバイスはOverdriveモードに入り以後の通信はすべて高速で行われます。これらのROM機能コマンドに要求されるプロトコルを図9に示します。ROM機能コマンドが正常に実行されると、メモリ機能へのアクセスが可能になり、マスタは4つのメモリ機能コマンドの内のいずれか1つを送出することができます。これらのメモリ機能コマンドのプロトコルを図7に示します。すべてのデータは、最下位ビットを先頭に読み書きされます。

64ビットレーザー書き込みROM

各DS2431は、64ビット長の固有のROMコードを内蔵しています。最初の8ビットは1-Wireファミリコードです。次の48ビットは固有のシリアル番号です。最後の8ビットは、最初のビットから56ビット目までのCRC(巡回冗長検査)です。詳細は図3を参照してください。1-WireのCRCは、図4に示すように、シフトレジスタとXORゲートから成る多項式生成器を使って生成されます。多項式は $X^8 + X^5 + X^4 + 1$ です。1-WireのCRCに関する詳細はアプリケーションノート27「マキシムのiButton®製品に用いる巡回冗長検査(CRC)の理解と用法」に記載されています。

シフトレジスタの各ビットは0に初期化されます。その後、ファミリコードの最下位ビットから1ビットずつシフトインされます。ファミリコードの8番目のビットが入力された後、シリアル番号が入力されます。シリアル番号の最終ビットが入力されると、CRC値がシフトレジスタに残ります。そのCRCの8ビットがシフトインされると、シフトレジスタの各ビットはすべて0に戻ります。

iButtonはMaxim Integrated Products, Inc.の登録商標です。

1024ビット、1-Wire EEPROM




図4. 1-Wire CRC生成器

メモリアクセス

データメモリと各レジスタは、図5に示すようにリニアアドレス空間内にあります。データメモリと各レジスタは、無制限に読取りアクセスすることができます。DS2431のEEPROMアレイは、各8バイトの18列で構成されます。最初の16列は、4メモリページ(各32バイト)に均等に分割されています。これら4ページはメインデータメモリです。各ページは、レジスタ列内の対応する保護バイトを設定すると、オープン(非保護)、

書込み保護、またはEPROMモードに個別に設定することができます。出荷時デフォルトとして全データメモリは保護されておらず、その内容は定義されていません。最後の2列は保護レジスタと予備バイトを含んでいます。保護レジスタ列は、4保護制御バイト、コピー防止バイト、ファクトリバイト、および2ユーザバイト/メーカーIDバイトから成ります。メーカーIDは、DS2431が関わる製品をアプリケーションソフトウェアが識別することを支援する、顧客に提供する識別コードとすることができます。

ADDRESS RANGE	TYPE	DESCRIPTION	PROTECTION CODES
0000h to 001Fh	R/(W)	Data Memory Page 0	—
0020h to 003Fh	R/(W)	Data Memory Page 1	—
0040h to 005Fh	R/(W)	Data Memory Page 2	—
0060h to 007Fh	R/(W)	Data Memory Page 3	—
0080h*	R/(W)	Protection Control Byte Page 0	55h: Write Protect P0; AAh: EPROM Mode P0; 55h or AAh: Write Protect 80h
0081h*	R/(W)	Protection Control Byte Page 1	55h: Write Protect P1; AAh: EPROM Mode P1; 55h or AAh: Write Protect 81h
0082h*	R/(W)	Protection Control Byte Page 2	55h: Write Protect P2; AAh: EPROM Mode P2; 55h or AAh: Write Protect 82h
0083h*	R/(W)	Protection Control Byte Page 3	55h: Write Protect P3; AAh: EPROM Mode P3; 55h or AAh: Write Protect 83h
0084h*	R/(W)	Copy Protection Byte	55h or AAh: Copy Protect 0080h:008Fh, and Any Write-Protected Pages
0085h	R	Factory Byte. Set at Factory.	AAh: Write Protect 85h, 86h, 87h; 55h: Write Protect 85h; Unprotect 86h, 87h
0086h	R/(W)	User Byte/Manufacturer ID	—
0087h	R/(W)	User Byte/Manufacturer ID	—
0088h to 008Fh	—	Reserved	—

*AAhまたは55hに設定すると、このアドレスは読取り専用になります。他のすべてのコードも格納可能ですが、そのアドレスの書込み保護もどのような機能もアクティブにしません。

図5. メモリマップ

DS2431

1024ビット、1-Wire EEPROM

カスタムのメーカーIDの設定と登録についてはお問い合わせください。最終列は予備です。これはR/W機能に関しては未定義であり、使用しないでください。

メインEEPROMアレイの外に、8バイトの揮発性スクラッチパッドがあります。EEPROMアレイへの書込みは、2つのステップで行われます。まず、データがスクラッチパッドに書き込まれ、続いてメインアレイにコピーされます。このため、ユーザはメインアレイにコピーされる前にスクラッチパッドに書き込まれたデータを先に確認することができます。このデバイスでは、列のすべて(8バイト)のコピー動作だけをサポートします。スクラッチパッドのデータのコピー動作が正しく行われるためには、Write Scratchpadコマンドと共に与えられるアドレスが列の境界で始まり、さらに8バイトすべてのデータがスクラッチパッドに書き込まれる必要があります。

保護制御レジスタが、Write Scratchpadコマンドで与えられる受信データのスクラッチパッドへのロード方法を決定します。55hの保護設定値(書込み保護)とすると、受信データは無視され、宛先アドレスのメインメモリデータがスクラッチパッドにロードされます。AAhの保護設定値(EPROMモード)とすると、受信データと宛先アドレスのメインメモリデータとの論理積がスクラッチパッドにロードされます。保護制御レジスタの他の設定値では、対応するメモリページに無制限にアクセスして書き込むことができます。注：EPROMモードを機能させるには全対応メモリページをまずFFhに設定する必要があります。55hまたはAAhの保護制御バイト設定値によって保護制御バイトの書込みも保護します。保護制御バイトを55hの設定値としても、コピーは阻止されません。このため、書込み保護されたデータはデバイス内でリフレッシュすることができます(すなわち、現保存データが再設定されます)。

コピー防止バイトは、高レベルのセキュリティに使用され、その他すべての保護制御バイト、ユーザバイト、および書込み保護ページが、それらの最終値に設定された後でのみ使用してください。コピー防止バイトを55hまたはAAhに設定すると、レジスタ列とユーザバイト列のコピーの試みはすべて阻止されます。また、書込み保護されたメインメモリページのコピーの試み(すなわちリフレッシュ)はすべて阻止されます。

アドレスレジスタと転送ステータス

DS2431には、TA1、TA2、およびE/Sの3つのアドレスレジスタが使用されています(図6)。これらのレジスタは、他の多くの1-Wireデバイスと共通ですが、DS2431では動作がわずかに異なります。レジスタTA1とTA2には、データの書込みまたは読取りの対象となるアドレスをロードする必要があります。レジスタE/Sは、読取り専用の転送ステータスレジスタで、書込みコマンドによるデータの完全性を確認するために使用されます。E/SビットのE[2:0]には、Write Scratchpadコマンドによって受信されるT[2:0]がロードされ、後続の各データバイトでインクリメントされます。これは、事実上、8バイトスクラッチパッド内部のバイト終了オフセットカウンタです。PFと呼ばれるE/Sレジスタのビット5は、スクラッチパッド内のデータが電源切断によって有効でない場合やマスタが送信するバイト数がスクラッチパッドの最後に達するのに必要なバイト数よりも少ない場合はロジック1となります。スクラッチパッドへの書込みを正しくするためには、T[2:0]が0でなければならず、マスタは8バイトのデータを送信済である必要があります。ビット3、4、および6は機能が無く、読取り値は常に0です。AA (認証受領)と呼ばれるE/Sレジスタの最上位ビットは、スクラッチパッドに保存されたデータがすでに宛先メモリアドレスにコピーされていることを示すフラグとして働きます。スクラッチパッドにデータを書き込むと、このフラグはクリアされます。

BIT #	7	6	5	4	3	2	1	0
TARGET ADDRESS (TA1)	T7	T6	T5	T4	T3	T2	T1	T0
TARGET ADDRESS (TA2)	T15	T14	T13	T12	T11	T10	T9	T8
ENDING ADDRESS WITH DATA STATUS (E/S) (READ ONLY)	AA	0	PF	0	0	E2	E1	E0

図6. アドレスレジスタ

1024ビット、1-Wire EEPROM

確認を伴う書込み

DS2431にデータを書き込むためには、スクラッチパッドを中間ストレージとして使用する必要があります。まず、マスタがWrite Scratchpadコマンドを送出して所望の宛先アドレスを指定し、これに続いてデータがスクラッチパッドに書き込まれます。Copy Scratchpadコマンドは、8バイト境界で実行されなければなりません。すなわち、宛先アドレス(T2、T1、T0)の3つのLSBは000bに等しくなければなりません。T[2:0]が非ゼロ値で送信されると、コピー機能が阻止されます。ある特定の条件下では(「Write Scratchpad [0Fh]」の項を参照)、マスタはWrite Scratchpadコマンドシーケンスの最後にコマンド、アドレス(送信された実際のアドレス)、およびデータの反転したCRC-16を受信することになります。マスタがこのCRCの値を認識すると、これをマスタ自身が計算した値と比較して通信が正常に終了したかどうかを判断し、Copy Scratchpadコマンドに進むことができます。マスタがCRC-16を受信することができない場合は、マスタはRead Scratchpadコマンドを送信してデータの完全性を確認する必要があります。スクラッチパッドデータを送信する前にDS2431は同じ宛先アドレスTA1とTA2を、その次にE/Sレジスタの内容を送信します。PFフラグが設定されていると、データがスクラッチパッドに正しく到達しなかったか、またはデータが最後にスクラッチパッドに書き込まれた後に電源断になったこととなります。この場合、マスタは読取りを続ける必要はありません。スクラッチパッドにデータを書き込み直すための新たな試行を開始することができます。同様に、PFフラグがクリアされていて、AAフラグが設定されていれば、デバイスがWriteコマンドを認識しなかったことを示します。

すべてが正しく実行されていると、両フラグがクリアされます。この状態では、マスタはすべてのデータバイトの読取りと確認を続けることができます。データの確認後、マスタは、例えば、Copy Scratchpadコマンドを送信することができます。このコマンドの後にはTA1、TA2、およびE/Sの3つのアドレスレジスタのデータが正確に続く必要があります。マスタは、スクラッチパッドを読み取ることによってこれらのレジスタの内容を取得する必要があります。

メモリ機能コマンド

「メモリ機能のフローチャート」(図7)は、DS2431のメモリにアクセスするために必要なプロトコルを示しています。これらの機能を使ってデバイスに書き込み、読み出す方法の例は「メモリ機能の例」の項に示されて

います。マスタとDS2431の間の通信は、標準速度(デフォルト、OD = 0)またはオーバドライブ速度(OD = 1)のいずれかで行われます。オーバドライブ速度に明確に設定しない限り、DS2431は標準速度で動作します。

Write Scratchpad [0Fh]

Write Scratchpadコマンドはデータメモリとレジスタページの書込み可能なアドレスに適用されます。スクラッチパッドデータがアレイに正しくコピーされるためには、ユーザは正しい列境界で始まる8バイトのWrite Scratchpadコマンドを実行する必要があります。Write Scratchpadコマンドは、正しくないアドレスおよび列の一部を受け取りますが、後続のCopy Scratchpadコマンドは阻止されます。

マスタは、Write Scratchpadコマンドを送出した後、最初に2バイトの宛先アドレス、これに続いてスクラッチパッドに書き込まれるデータを送出する必要があります。データはT[2:0]のバイトオフセットが示す先頭アドレスからスクラッチパッドに書き込まれます。E/SビットE[2:0]には、先頭バイトオフセットがロードされ、後続のバイトごとにインクリメントされます。実質的に、E[2:0]はスクラッチパッドに書き込まれた最終フルバイトのバイトオフセットを表しています。フルデータバイトのみが受け入れられます。

Write Scratchpadコマンドを実行するとき、DS2431内部のCRC生成器(図13)はマスタが送信したコマンドコードで始まり最終データバイトで終わるデータストリーム全体のCRCを計算します。このCRCは、まずCRC生成器をクリアしてからWrite Scratchpadコマンドのコマンドコード(0Fh)、宛先アドレス(TA1およびTA2)、およびすべてのデータバイトをシフトインしてCRC-16多項式を使用して生成されます。CRC-16の計算は、マスタが送信する実際のTA1とTA2およびデータを使用して行われます。マスタは、Write Scratchpadコマンドを随時終了することができます。しかし、スクラッチパッドの最後に達する(E[2:0] = 111b)と、マスタは16個の読取りタイムスロットを送信し、DS2431が生成するCRCを受信することができます。

Write Scratchpadコマンドが書込み保護された位置に実行されようとすると、スクラッチパッドには送信されたデータでなく、メモリにすでに存在するデータがロードされます。同様に、宛先アドレスページがEPROMモードにある場合、スクラッチパッドには送信されたデータとメモリ内にすでに存在するデータとのビット単位の論理積がロードされます。

DS2431

1024ビット、1-Wire EEPROM




図7a. メモリ機能のフローチャート

1024ビット、1-Wire EEPROM




図7b. メモリ機能のフローチャート(続き)

DS2431

1024ビット、1-Wire EEPROM

Read Scratchpad [AAh]

Read Scratchpadコマンドを使用すると、宛先アドレスとスクラッチパッドデータの完全性を確認することができます。マスタは、このコマンドコードを送出した後、読み取りを開始します。最初の2バイトは宛先アドレスです。次のバイトは、終了オフセット/データステータスバイト(E/S)とこれに続くスクラッチパッドデータで、このスクラッチパッドデータはマスタが当初送信したものと異なる可能性があります。このことは、宛先アドレスがレジスタページ内、または書き込み保護モードまたはEPROMモードのページ内にある場合、特に重要です。詳しくは、「Write Scratchpad [0Fh]」の項を参照してください。マスタはスクラッチパッド(E[2:0] - T[2:0] + 1バイト)をすべて読み取る必要があります。その後、DS2431が送信したデータに基づく反転CRCを受信します。マスタがCRCを受信した後に読み取りを続ける場合は、すべてのデータはロジック1になります。

Copy Scratchpad [55h]

Copy Scratchpadコマンドは、データをスクラッチパッドから書き込み可能メモリセクションにコピーするために使用されます。マスタは、Copy Scratchpadコマンドを送出した後、3バイトの認証パターンを送出する必要があります。この認証パターンは、直前のRead Scratchpadコマンドによって取得済みである必要があります。この3バイトパターンは、3つのアドレスレジスタ(TA1、TA2、E/Sの順序)に記憶されたデータと完全に一致する必要があります。パターンが一致し、宛先アドレスが有効で、PFフラグが設定されておらず、宛先メモリのコピーが防止されていなければ、AAフラグが設定されてコピーが始まります。全8バイトのスクラッチパッドの内容が宛先メモリ位置にコピーされます。デバイスの内部データ転送時間は t_{PROG} であり、その間は、1-Wireバス上の電圧が2.8Vを下回ってはなりません。データがコピーされてからマスタがリセットパルスを送出するまでは0と1の交互のパターンが送信されます。PFフラグが設定されているか宛先メモリのコピーが防止されていると、コピーが開始せずAAフラグが設定されません。

Read Memory [F0h]

Read Memoryコマンドは、DS2431からデータを読み取るための一般的な機能です。マスタは、このコマンドを送出した後、2バイトの宛先アドレスを送出する必要があります。この2バイトの後、マスタは宛先アドレスから始まるデータを読み取り、アドレス008Fhまで読み取りを続けることができます。マスタがさらに読み取りを続ける場合、読み取りデータはロジック1になります。デバイスの内部のTA1、TA2、E/S、およびスクラッチパッドの内容は、Read Memoryコマンドによって影響されません。

1-Wireバスシステム

1-Wireバスは、1つのバスマスタと1つまたは複数のスレーブを備えたシステムです。いかなる場合も、DS2431はスレーブデバイスです。バスマスタは、通常、マイクロコントローラです。このバスシステムの議論は、ハードウェア構成、トランザクションシーケンス、および1-Wire信号方式(信号種類とタイミング)の3つのトピックに分類されます。1-Wireプロトコルは、バスマスタからの同期パルスの立下りエッジで始まる個別の複数のタイムスロットにおけるバスの状態に関してバストランザクションを定義します。

ハードウェア構成

1-Wireバスは、その名のとおり、1本のラインのみを備えており、バス上の各デバイスは適時このバスを駆動可能であることが重要です。これを容易にするために、1-Wireバスに接続された各デバイスは、オープンドレインまたはスリーステート出力を備えている必要があります。DS2431の1-Wireポートは、図8に示すものと等価な内部回路を備えたオープンドレインです。

マルチドロップバスは、複数のスレーブが接続された1-Wireバスで構成されます。DS2431は、それぞれ15.4kbps(max)と125kbps(max)の標準およびオーバードライブの通信速度をサポートします。過去の1-Wire製品は、16.3kbpsの標準通信速度と142kbpsのオーバードライブ通信速度をサポートしていることに注意してください。DS2431ではわずかに通信速度が下がったことは回復時間を長くした結果であり、これはノイズ耐性を改善して1-Wireの物理的インタフェースの性能を向上するためです。プルアップ抵抗の値は、主にネットワークのサイズと負荷条件に依存します。DS2431は、いかなる速度においても2.2k Ω (max)のプルアップ抵抗を必要とします。

1-Wireバスのアイドル状態はハイです。何らかの理由でトランザクションを一時停止する必要がある場合、トランザクションを再開するためには、バスをアイドル状態に保つ必要があります。バスをアイドル状態にせず16 μ sを超えて(オーバードライブ速度の場合)または120 μ sを超えて(標準速度の場合)ローのままにすると、バス上の1つ以上のデバイスがリセットされる可能性があります。

トランザクションシーケンス

1-WireポートからDS2431にアクセスするためのプロトコルは次のとおりです。

- 初期化
- ROM機能コマンド
- メモリ機能コマンド
- トランザクション/データ

1024ビット、1-Wire EEPROM




図8. ハードウェア構成

初期化

1-Wireバス上のすべてのトランザクションは、初期化シーケンスで始まります。初期化シーケンスは、バスマスタが送信するリセットパルスとこれに続いてスレーブが送信するプレゼンスパルスで構成されます。プレゼンスパルスは、DS2431がバス上にあり、動作準備が整っていることをバスマスタに知らせます。詳細は「1-Wire信号方式」の項を参照してください。

1-Wire ROM機能コマンド

バスマスタは、プレゼンスを検出すると、バスマスタはDS2431がサポートする7つのROM機能コマンドの内の1つを送出することができます。すべてのROM機能コマンドは8ビット長です。これらのコマンドを以下に示します(図9のフローチャートを参照してください)。

Read ROM [33h]

Read ROMコマンドを使用すると、バスマスタはDS2431の8ビットファミリコード、固有の48ビットシリアル番号、および8ビットCRCを読み取ることができます。このコマンドは、バス上に1個のスレーブがある場合にのみ使用することができます。バス上に複数のスレーブが存在する場合は、すべてのスレーブが同時に送信しようとするデータとデータの衝突が起こります(オープンドレインによってワイヤードANDの結果が出力されます)。その結果、ファミリコードと48ビットシリアル番号によって、CRCに不一致が生じます。

Match ROM [55h]

Match ROMコマンドとこれに続く64ビットROMシーケンスによって、バスマスタはマルチドロップバス上にある特定のDS2431のアドレスを指定することができます。64ビットROMシーケンスと完全に一致するDS2431のみが、次のメモリ機能コマンドに応答します。その他のすべてのスレーブはリセットパルスを待ちます。このコマンドは、バス上にある1つまたは複数のデバイスに使用することができます。

Search ROM [F0h]

システムを初めて立ち上げたとき、バスマスタは1-Wireバス上のデバイス数やこれらの登録番号を識別することができない場合があります。バスのワイヤードAND特性を利用して、マスタは消去法を採用してすべてのスレーブデバイスの登録番号を識別することができます。最下位ビットで始まる登録番号の各ビットに対して、バスマスタは3つ1組のタイムスロットを送出します。最初のスロットでは、検索に関係している各スレーブデバイスが、その登録番号ビットの真の値を出力します。2番目のスロットでは、検索に関係している各スレーブデバイスが、その登録番号ビットの補数値を出力します。3番目のスロットでは、マスタは選択しようとするビットの真の値を書き込みます。マスタによって書き込まれるビットに一致しないスレーブデバイスはすべて、検索への関わりを打ち切ります。読取りビットの両方がゼロの場合、マスタは両方のビット状態の複数のスレーブデバイスが存在することを認識します。いずれの状態を書き込むかを選択して、バスマスタはROMコードツリーに分岐します。1回の処理が完了すると、バスマスタは1つのデバイスの登録番号を認識します。後続の処理によって、残るデバイスの登録番号が判明します。例を含む詳細は、アプリケーションノート187「1-Wire検索アルゴリズム」を参照してください。

Skip ROM [CCh]

このコマンドはシングルドロップバスシステムにおいて、バスマスタが64ビットROMコードを送出せずにメモリ機能にアクセスして時間を節約することができます。バス上に複数のスレーブが存在している場合、例えば、読取りコマンドがSkip ROMコマンドに続いて送られる場合、複数のスレーブが同時に送信するためデータの衝突がバス上で起こります(オープンドレインプルダウンによってワイヤードANDの結果が出力されます)。

DS2431

1024ビット、1-Wire EEPROM




図9a. ROM機能のフローチャート

1024ビット、1-Wire EEPROM




図9b. ROM機能のフローチャート(続き)

DS2431

1024ビット、1-Wire EEPROM

Resume [A5h]

マルチドロップ環境においてデータスループットを最大にするために、Resumeコマンドを利用することができます。このコマンドはRCビットのステータスをチェックし、これが設定されていればSkip ROMコマンドに似たメモリ機能コマンドに制御を直接移します。RCビットの設定方法は、Match ROM、Search ROM、またはOverdrive-Match ROMコマンドを正しく実行することのみです。RCビットが設定されると、Resumeコマンドによってデバイスに繰り返しアクセスすることができます。バス上の別のデバイスにアクセスすると、RCビットがクリアされ、複数のデバイスがResumeコマンドに同時に応答するのを防ぎます。

Overdrive-Skip ROM [3Ch]

シングルドロップバスシステムにおいて、このコマンドを使用すると、バスマスタが64ビットROMコードを送出せずにメモリ機能にアクセス可能になり、時間を節約することができます。通常のSkip ROMコマンドと異なり、Overdrive-Skip ROMコマンドはDS2431をオーバドライブモード(OD = 1)に設定します。このコマンドに続くすべての通信は、最小持続時間が480 μ sのリセットパルスがバス上のすべてのデバイスを標準速度(OD = 0)にリセットするまで、オーバドライブ速度で行われなければなりません。

このコマンドがマルチドロップバスで送出されると、オーバドライブをサポートしているすべてのデバイスがオーバドライブモードに設定されます。その後、オーバドライブをサポートしている特定デバイスのアドレスを指定するためには、オーバドライブ速度でのリセットパルスに続いてMatch ROM、またはSearch ROMコマンドシーケンスを送出する必要があります。これによって、検索プロセスの時間が短縮されます。オーバドライブをサポートする複数のスレーブがバス上に存在し、Overdrive-Skip ROMコマンドの後に読取りコマンドが続く場合、複数のスレーブが同時に送信するとデータの衝突がバス上で起こります(オープンドレインプルダウンによってワイヤードANDの結果が出力されます)。

Overdrive-Match ROM [69h]

Overdrive-Match ROMコマンドの後にオーバドライブ速度で64ビットROMシーケンスが送信されると、バスマスタはマルチドロップバス上の特定DS2431のアドレスを指定し、これを同時にオーバドライブモードに設定することができます。64ビットのROMシーケンスに完全に一致するDS2431のみが、後続のメモリ機能コマンドに応答します。以前のOverdrive-Skip ROMまたは有効なOverdrive-Match ROMコマンドによってすでにオーバドライブモードにあるスレーブは、オーバドライブモードのままとなります。オーバドライブ機能を備えたすべてのスレーブは、最小持続時間が480 μ sの

次のリセットパルスで標準速度に戻ります。Overdrive-Match ROMコマンドは、バス上の単一または複数のデバイスに使用することができます。

1-Wire信号方式

DS2431は、データの完全性を保証するために厳密なプロトコルを必要とします。プロトコルは、1ライン上のリセットパルスとプレゼンスパルスによるリセットシーケンス、write-zero (0の書込み)、write-one (1の書込み)、およびread-data (データ読取り)の4種類の信号方式で構成されます。プレゼンスパルスを除いて、バスマスタがすべての立下りエッジを生成します。DS2431は、標準速度とオーバドライブ速度の2種類の速度で通信することができます。オーバドライブモードに明確に設定しない限り、DS2431は標準速度で通信します。オーバドライブモードにある間は、高速タイミングがすべての波形に適用されます。

アイドルからアクティブに移行するためには、1-Wireライン上の電圧が V_{PUP} からスレッショルド V_{TL} 以下に低下する必要があります。アクティブからアイドルに移行するためには、この電圧が V_{ILMAX} からスレッショルド V_{TH} よりも高い値に上昇する必要があります。電圧がこのように上昇するために要する時間を、 ϵ として図10に示します。この所要時間は、使用されるプルアップ抵抗(R_{PUP})と接続される1-Wireネットワークの容量に依存します。電圧 V_{ILMAX} は、どのようなイベントもトリガしないロジックレベルを決定する場合にDS2431に関係します。

図10は、DS2431との通信を開始するために必要な初期化シーケンスを示します。リセットパルスの後にプレゼンスパルスが続くと、それは正しいROMおよびメモリ機能コマンドが与えられ、DS2431のデータ受信が可能であることを示します。バスマスタが立下りエッジでスルーレート制御を行う場合は、 $t_{RSTL} + t_f$ の間、ラインをプルダウンしてエッジを補償する必要があります。 t_{RSTL} の持続時間が480 μ s以上になると、オーバドライブモードが終了し、デバイスは標準速度に戻ります。DS2431がオーバドライブモードにあり、 t_{RSTL} が80 μ s以下である場合、デバイスはオーバドライブモードに留まります。DS2431がオーバドライブモードにあり、 t_{RSTL} が80 μ s~480 μ sである場合は、デバイスはリセットされますが、通信速度は決定されません。

バスマスタは、ラインを解放した後、受信モードに入ります。すると、1-Wireバスは、プルアップ抵抗によって、または、DS2482-x00またはDS2480Bドライバの場合は能動回路によって V_{PUP} にプルアップされます。スレッショルド V_{TH} を超えると、DS2431は t_{PDH} の間、待つてから t_{PDL} の間、ラインをローにプルダウンしてプレゼンスパルスを送信します。プレゼンスパルスを検出するために、マスタは t_{MSP} の時点で1-Wireラインのロジック状態をテストしなければなりません。

1024ビット、1-Wire EEPROM




図10. 初期化手順：リセットおよびプレゼンスパルス

t_{RSTH} ウィンドウは、少なくとも t_{PDHMAX} 、 t_{PDLMAX} 、および t_{RECMIN} の総和でなければなりません。 t_{RSTH} が経過するとすぐに、DS2431はデータ通信の準備が整った状態になります。さまざまなデバイスが存在するネットワークでは、他の1-Wireデバイスに対応するために、 t_{RSTH} を標準速度で最小480 μ sまで、またオーバドライブ速度で最小48 μ sまで延長する必要があります。

読取り/書込みタイムスロット

DS2431とのデータ通信は、各1ビットを送送する複数のタイムスロットで行われます。書込みの各タイムスロットは、データをバスマスタからスレーブに転送します。読取りの各タイムスロットは、データをスレーブからマスタに転送します。図11は、書込みおよび読取りの各タイムスロットの定義を示します。

すべての通信は、マスタがデータラインをローにプルダウンすることで始まります。1-Wireライン上の電圧がスレッシュホールド V_{TL} を下回ると、DS2431はその内部タイミング発生器を始動します。このタイミング発生器は、書込みタイムスロット中はデータラインがサンプリングされる時刻、および読取りタイムスロット中はデータが有効である時間を決定します。

マスタからスレーブへ

write-oneのタイムスロットの場合、データラインの電圧はwrite-oneのロータイム t_{W1LMAX} が経過する前に V_{TH} スレッシュホールドを超えていなければなりません。**write-zero** タイムスロットの場合、データラインの電圧はwrite-zeroのロータイム t_{W0LMIN} が経過するまで V_{TH} スレッシュホールド以下に保たれなければなりません。最も信頼性の高い通信とする場合、データラインの電圧は t_{W0L} または t_{W1L} ウィンドウ全体にわたって V_{ILMAX} を

超えてはなりません。データラインの電圧が V_{TH} スレッシュホールドを超えると、次のタイムスロットの準備が整うまでにDS2431は t_{REC} の回復時間を必要とします。

スレーブからマスタへ

read-dataのタイムスロットは、**write-one**のタイムスロットと同様に始まります。データラインの電圧は読取りロータイム t_{RL} が経過するまで V_{TL} 以下のままでなければなりません。DS2431は、0で応答する場合は t_{RL} ウィンドウの間にデータラインをローに駆動し始めます。その内部タイミング発生器はこのプルダウンが終了し電圧が再び上昇し始める時刻を決定します。1で応答する場合、DS2431はデータラインをローに保持することはなく、 t_{RL} が経過すると直ちに電圧が上昇し始めます。

一方の t_{RL} と δ (立上り時間) の合計、および他方のDS2431の内部タイミング発生器が、マスタのサンプリングウィンドウ (t_{MSRMIN} ~ t_{MSRMAX}) を規定します。マスタは、このウィンドウ内でデータラインから読取りを行う必要があります。通信の信頼性を可能な限り高めるためには、 t_{RL} を可能な限り短くし、マスタは t_{MSRMAX} 以内のこの時刻の近くで読取りを行う必要があります。マスタは、データラインから読み取った後、 t_{SLOT} が経過するまで待機する必要があります。このことによって、DS2431が次のタイムスロットに備えるための十分な回復時間 t_{REC} が確保されます。ここで規定する t_{REC} は、1-Wireラインに接続された1個のDS2431のみに適用されます。複数のデバイス構成では、1-Wireデバイスの入力容量が増えることに対応して t_{REC} を長くする必要があります。代わりに、DS2482-x00やDS2480Bの1-Wireラインドライバのように1-Wireの回復時間中にアクティブプルアップを行うインタフェースを使用することもできます。

DS2431

1024ビット、1-Wire EEPROM




図11. 読取り/書き込みタイミング図

1024ビット、1-Wire EEPROM

改善されたネットワーク動作 (スイッチポイントヒステリシス)

1-Wire環境では、バスマスタ(1-Wireのドライバ)によって制御されるトランジェント期間においてのみライン終端が可能です。このため、1-Wireネットワークは、さまざまなノイズ源から影響を受け易くなっています。ネットワークの物理的サイズとトポロジに応じて、端点と分岐点からの反射がある程度の大きさで加算または相殺される可能性があります。このような反射は1-Wire通信ライン上にグリッチやリングングとして現われます。外部から1-Wireラインに結合するノイズも、信号グリッチを発生する可能性があります。タイムスロットの立上りエッジにグリッチが発生すると、スレーブデバイスがマスタとの同期を失い、その結果、Search ROMコマンドが停止したり、デバイス固有の機能コマンドが異常終了したりする可能性があります。ネットワークアプリケーションにおいて良好な性能を得るために、DS2431では新しい1-Wireフロントエンドが使用されており、このため、ノイズの影響が低減されます。

DS2431の1-Wireフロントエンドは、下記の3つの特性が従来のスレーブデバイスと異なります。

- 1) タイムスロットの最初の立下りエッジを検出する回路には、ローパスフィルタが追加されています。これによって、高周波ノイズに対する感度が低減されます。この追加フィルタは、オーバドライブ速度では適用されません。
- 2) ローからハイへのスイッチングスレッショルド V_{TH} には、ヒステリシスがあります。負のグリッチが V_{TH} を横切っても $V_{TH} - V_{HY}$ を下回らない場合は、グリッチは認識されません(図12のCase A)。ヒステリシスは1-Wire速度に関係なく有効です。
- 3) 立下りエッジのホールドオフ時間 t_{REH} によって規定された時間ウィンドウがあり、この間は、グリッチは $V_{TH} - V_{HY}$ のスレッショルドを下回ったとしても無視されます(図12のCase B、 $t_{GL} < t_{REH}$)。 V_{TH}

スレッショルドを横切った後に遅れて現われる、 t_{REH} ウィンドウを超える大きい電圧降下やグリッチは、フィルタで取り除くことができず新しいタイムスロットの開始とみなされます(図12のCase C、 $t_{GL} \geq t_{REH}$)。

パラメータ V_{HY} 、および t_{REH} が電気的特性に明記されているデバイスのみ、改良型の1-Wireフロントエンドが使用されています。

CRCの生成

DS2431には2種類のCRCがあります。1つのCRCは、8ビットタイプで64ビットROMの最上位バイトに保存されます。バスマスタは、64ビットROMの最初の56ビットからCRC値を計算し、これをDS2431に保存された値と比較してROMデータがエラーなしで受信されているかどうかを判断することができます。このCRCの等価多項式関数は、 $X^8 + X^5 + X^4 + 1$ です。この8ビットCRCは、真値(非反転)形式で受信されます。これは、出荷時に計算されROMにレーザで書き込まれます。

もう1つのCRCは、16ビットタイプで、標準化されたCRC-16多項式関数 $X^{16} + X^{15} + X^2 + 1$ に従って生成されます。このCRCは、スクラッチパッドに対して読み書きする際にデータ転送の高速確認に使用されます。8ビットCRCとは対照的に、16ビットCRCは常に反転形式で通信されます。DS2431チップ内部のCRC生成器(図13)は、コマンドフローチャート(図7)に示すように、新しい16ビットCRCを計算します。バスマスタは、デバイスから読み取られたCRC値をデータから計算されたCRC値と比較し、動作を続けるか、それともCRCエラーのあるデータの部分を再読み取りするかどうかを決定します。

Write Scratchpadコマンドでは、まずCRC生成器をクリアしてからコマンドコード、宛先アドレスのTA1とTA2、およびバスマスタによって送信されたすべてのデータバイトをシフトインしてCRCが生成されます。DS2431は、 $E[2:0] = 111b$ の場合のみこのCRCを送信します。




図12. ノイズ抑制の説明図

DS2431

1024ビット、1-Wire EEPROM




図13. CRC-16ハードウェアの説明および多項式

Read Scratchpadコマンドでは、まずCRC生成器をクリアしてからコマンドコード、宛先アドレスのTA1とTA2、E/Sバイト、およびDS2431によって送信される時のスクラッチパッドデータをシフトインしてCRC

が生成されます。DS2431は、読み取りがスクラッチパッドの最後まで続く場合のみこのCRCを送信します。CRC値の生成に関する詳細については、アプリケーションノート27を参照してください。

コマンド固有の1-Wire通信プロトコル—凡例

SYMBOL	DESCRIPTION
RST	1-Wire reset pulse generated by master.
PD	1-Wire presence pulse generated by slave.
Select	Command and data to satisfy the ROM function protocol.
WS	Command "Write Scratchpad."
RS	Command "Read Scratchpad."
CPS	Command "Copy Scratchpad."
RM	Command "Read Memory."
TA	Target address TA1, TA2.
TA-E/S	Target address TA1, TA2 with E/S byte.
<8-T[2:0] bytes>	Transfer of as many bytes as needed to reach the end of the scratchpad for a given target address.
<Data to EOM>	Transfer of as many data bytes as are needed to reach the end of the memory.
$\overline{CRC-16}$	Transfer of an inverted CRC-16.
FF Loop	Indefinite loop where the master reads FF bytes.
AA Loop	Indefinite loop where the master reads AA bytes.
Programming	Data transfer to EEPROM; no activity on the 1-Wire bus permitted during this time.

1024ビット、1-Wire EEPROM

コマンド固有の1-Wire通信プロトコル—カラーコード

Master to Slave	Slave to Master	Programming
-----------------	-----------------	-------------

1-Wire通信の例

Write Scratchpad (Cannot Fail)

RST	PD	Select	WS	TA	<8-T[2:0] bytes>	CRC-16	FF Loop
-----	----	--------	----	----	------------------	--------	---------

Read Scratchpad (Cannot Fail)

RST	PD	Select	RS	TA-E/S	<8-T[2:0] bytes>	CRC-16	FF Loop
-----	----	--------	----	--------	------------------	--------	---------

Copy Scratchpad (Success)

RST	PD	Select	CPS	TA-E/S	Programming	AA Loop
-----	----	--------	-----	--------	-------------	---------

Copy Scratchpad (Invalid Address or PF = 1 or Copy Protected)

RST	PD	Select	CPS	TA-E/S	FF Loop
-----	----	--------	-----	--------	---------

Read Memory (Success)

RST	PD	Select	RM	TA	<Data to EOM>	FF Loop
-----	----	--------	----	----	---------------	---------

Read Memory (Invalid Address)

RST	PD	Select	RM	TA	FF Loop
-----	----	--------	----	----	---------

DS2431

1024ビット、1-Wire EEPROM

メモリ機能の例


メモリページ1の最初の8バイトへの書き込み、メモリ全体を読み取ります。

バスマスタにDS2431を1個のみ接続した場合、通信は下記のようになります。

MASTER MODE	DATA (LSB FIRST)	COMMENTS
Tx	(Reset)	Reset pulse
Rx	(Presence)	Presence pulse
Tx	CCh	Issue "Skip ROM" command
Tx	0Fh	Issue "Write Scratchpad" command
Tx	20h	TA1, beginning offset = 20h
Tx	00h	TA2, address = 0020h
Tx	<8 Data Bytes>	Write 8 bytes of data to scratchpad
Rx	<2 Bytes CRC-16>	Read CRC to check for data integrity
Tx	(Reset)	Reset pulse
Rx	(Presence)	Presence pulse
Tx	CCh	Issue "Skip ROM" command
Tx	AAh	Issue "Read Scratchpad" command
Rx	20h	Read TA1, beginning offset = 20h
Rx	00h	Read TA2, address = 0020h
Rx	07h	Read E/S, ending offset = 111b, AA, PF = 0
Rx	<8 Data Bytes>	Read scratchpad data and verify
Rx	<2 Bytes CRC-16>	Read CRC to check for data integrity
Tx	(Reset)	Reset pulse
Rx	(Presence)	Presence pulse
Tx	CCh	Issue "Skip ROM" command
Tx	55h	Issue "Copy Scratchpad" command
Tx	20h	TA1
Tx	00h	TA2
Tx	07h	E/S
—	<1-Wire Idle High>	Wait tPROGMAX for the copy function to complete
Rx	AAh	Read copy status, AAh = success
Tx	(Reset)	Reset pulse
Rx	(Presence)	Presence pulse
Tx	CCh	Issue "Skip ROM" command
Tx	F0h	Issue "Read Memory" command
Tx	00h	TA1, beginning offset = 00h
Tx	00h	TA2, address = 0000h
Rx	<144 Data Bytes>	Read the entire memory
Tx	(Reset)	Reset pulse
Rx	(Presence)	Presence pulse

1024ビット、1-Wire EEPROM


ピン配置



DS2431

1024ビット、1-Wire EEPROM

テープ&リール上でのSFNパッケージの方向



1024ビット、1-Wire EEPROM**パッケージ**

最新のパッケージ図面情報およびランドパターン(フットプリント)はjapan.maximintegrated.com/packagesを参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	外形図No.	ランドパターンNo.
3 TO-92 (Bulk)	Q3+1	21-0248	—
3 TO-92 (T&R)	Q3+4	21-0250	—
6 TSOC	D6+1	21-0382	90-0321
2 SFN (6mm x 6mm)	G266N+1	21-0390	—
2 SFN (3.5mm x 6.5mm)	T23A6N+1	21-0575	—
6 TDFN-EP	T633+2	21-0137	90-0058
6 UCSPR	BR622+1	21-0376	アプリケーションノート 1891 を参照

DS2431

1024ビット、1-Wire EEPROM

改訂履歴

版数	改訂日	説明	改訂ページ
0	050704	初版	—
1	081604	「ピン配置」を変更。	1
		「Electrical Characteristics (電気的特性)」の表で $V_{TL(MIN)}$ を0.5Vから0.46Vに、 $V_{TL(MAX)}$ を4.1Vから4.4Vに変更し、 $V_{HY(MIN)}$ を0.22Vから0.21Vに変更。	2
		「Copy Scratchpad [55h)」の項でコピー時間を13msから12.5msに修正。	14
2	090506	「型番」表にSFNパッケージを追加して更新。	1, 24
		「ピン配置」の項でCSPパッケージ外形に「*See package reliability report for important guidelines on qualified usage conditions.」の注を追加。	1
		「Electrical Characteristics」の表でバージョンA2に対して t_{PROG} (プログラミング時間)の「Parameter」を12.5msから10msに変更(1および13ページも参照)。 t_{FPD} を削除して、それに代わって、 t_{PDH} 、 t_{MSP} 、 t_{WOL} を更新。GBDにマッチするように、 $I_{PROG max}$ を0.8mAに変更。	1, 2, 3, 13
		「メモリ機能の例」の表を更新。	23
3	122106	「ピン配置」にCSPパッケージの外形図番号を追加。	1
		「Electrical Characteristics」表において、 $V_{TL(MIN)}$ を0.46Vから0.5Vに変更。	2
		「Absolute Maximum Ratings (絶対最大定格)」において、保存温度を-55°C~+125°Cに変更、「Electrical Characteristics」表において、85°Cでの V_{PUP} とデータ保持を40年にしたことをベースにして V_{TH} と V_{TL} を変更、保持時間の仕様に次の注を追加：「EEPROM writes can become nonfunctional after the data-retention time is exceeded. Long-term storage at elevated temperatures is not recommended; the device can lose its write capability after 10 years at +125°C or 40 years at +85°C.」	1, 2, 3
4	102207	「型番」の表で、リード線を持つ部品の番号を削除して、TDFN-EPパッケージを追加。	1, 24
		「Electrical Characteristics」の表で $V_{IL(MAX)}$ 仕様を0.3Vから0.5Vに変更、 $t_{W1L(MAX)}$ 仕様から ϵ を削除、 t_{WOL} 仕様にNote 17を追加、EC表のNote 17および18を更新、Note 20を修正。	2, 3
		「端子説明」の表にEP機能を追加。	3
		図11のWrite-Zero Time Slotに ϵ を追加。	19
		「ピン配置」においてパッケージ図面情報/ウェブリンクおよび、SFNパッケージは電気機械的な接触用のアプリケーションにのみ適しており、半田付け用ではありませんという注を追加。「テープ&リール上でのSFNパッケージの方向」の項を追加。「型番」において、UCSPRパッケージのご利用についてはお問い合わせくださいという注を追加。テープ&リールのTO-92パッケージ端子はおおよそ100ミルの間隔に作られていますという注を追加。	24
5	032008	SFNの「ピン配置」にアプリケーションノート4132をリファレンスとして追加。	24
		「パッケージ」表を追加。	25
6	8/08	新しいテンプレートスタイルのデータシートを作成。	すべて
7	6/09	「型番」から「お問い合わせください」の注意書きを削除。UCSPRパッケージのピン配置変更に伴い「端子説明」および「ピン配置」を更新。	1, 5, 23
8	10/09	「型番」の表中の品名を訂正	1
9	12/10	「特長」の項から車載バージョンの情報を削除。	1
10	3/11	「特長」の項に車載バージョンの情報を追加。	1

1024ビット、1-Wire EEPROM**改訂履歴(続き)**

版数	改訂日	説明	改訂ページ
11	1/12	「Electrical Characteristics」表のNote 1を更新。データメモリデフォルトステータスを規定し、EPROMモードを機能させるにはメモリをFFhに設定する必要があるという注を「メモリアクセス」の項に追加。	3, 7, 8
12	2/12	「型番」表、「ピン配置」、「パッケージ」表に3.5mm x 6.5mm SFNパッケージ情報を追加。	1, 23, 24, 25
13	3/12	「Electrical Characteristics」表のNote 4と15を改訂。	3



マキシム・ジャパン株式会社 〒141-0032 東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F TEL: 03-6893-6600

Maximは完全にMaxim製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maximは随時予告なく回路及び仕様を変更する権利を留保します。「Electrical Characteristics (電氣的特性)」の表に示すパラメータ値(min、maxの各制限値)は、このデータシート他の場所で引用している値より優先されます。

Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000

27